专利转让平台_买专利_卖专利_中国高校专利技术交易-买卖发明专利上知查网

全部分类
全部分类
组合导航处理器用同步脉冲合成方法及同步脉冲合成器

组合导航处理器用同步脉冲合成方法及同步脉冲合成器

IPC分类号 : H03K5/00,H03L7/00,G01R23/02,H03K21/00,G01C21/16,G01S1/02,G01S5/02

申请号
CN200910043853.2
可选规格
  • 专利类型: 发明专利
  • 法律状态: 有权
  • 申请日: 2009-07-06
  • 公开号: 101594128A
  • 公开日: 2009-12-02
  • 主分类号: H03K5/00
  • 专利权人: 中国人民解放军国防科学技术大学

专利摘要

一种组合导航处理器用同步脉冲合成方法及同步脉冲合成器,其方法的步骤为:(1)通过本地晶振与分频器产生一个任意频率的方波作为组合导航处理器的采集触发脉冲;(2)在每一个整秒周期内连续利用GPS卫星接收机输出的相邻两个1PPS脉冲测量出本地晶振的实际频率,得到由本地晶振实际频率生成采集触发脉冲频率的分频比,改变分频器的分频比,实现准确分频;(3)通过检测比较第0个采集触发脉冲的上升沿与1PPS脉冲的上升沿的时刻差,修正分频器的相位。该同步脉冲合成器包括本地晶振、基于DDS原理的分频器、频率测量单元、定点除法器以及相位修正单元。本发明具有结构简单紧凑、成本低廉、适用范围广、操作简便、效果好等优点。

权利要求

1、一种组合导航处理器用同步脉冲合成方法,其特征在于:

(1)通过作为时钟源的本地晶振与基于DDS原理的分频器产生一个任意频率的方波作为组合导航处理器的采集触发脉冲;

(2)在每一个整秒周期内连续利用GPS卫星接收机输出的相邻两个1PPS脉冲测量出本地晶振的实际频率,得到由本地晶振实际频率生成采集触发脉冲频率的分频比,然后改变分频器的分频比,实现下一个1s期间的准确分频;

(3)通过检测、比较第0个采集触发脉冲的上升沿与1PPS脉冲的上升沿的时刻差,修正分频器的相位,实现立即校正第1个采集触发脉冲的上升沿时刻。

2、一种组合导航处理器用同步脉冲合成器,其特征在于:它包括本地晶振(1)、基于DDS原理的分频器(2)、频率测量单元(3)、定点除法器(4)以及相位修正单元(5),所述作为时钟源的本地晶振(1)与基丁DDS原理的分频器(2)共同用于产生一个任意频率的方波作为组合导航处理器的采集触发脉冲,所述频率测量单元(3)用于完成对本地晶振(1)实际频率f0的测量,所述定点除法器(4)用于得到根据本地晶振(1)实际频率f0生成采集触发脉冲频率fS的分频比N,所述相位修正单元(5)用于完成分频器(2)生成的脉冲与1pps脉冲的相位误差检测,使产生的合成脉冲的上升沿与1PPS脉冲的上升沿对齐。

3、根据权利要求2所述的组合导航处理器用同步脉冲合成器,其特征在于:所述频率测量单元(3)包括上升沿提取电路单元(301)以及依次相连的计数器(302)、第一寄存器(303)、减法器(304)和第二寄存器(305),所述上升沿提取电路(301)用于完成对1PPS脉冲信号的上升沿进行提取,输出只有一个时钟周期宽度的正脉冲信号one_pps_pulse,所述计数器(302)不停地在系统时钟作用下进行计数,所述第一寄存器(303)在正脉冲信号one_pps_pulse有效时对计数器(302)的结果进行锁存,所述减法器(304)用于完成当前计数值A与1秒钟之前的计数值B的差值运算,即“A-B”,所述第二寄存器(305)在正脉冲信号one_pps_pulse有效时对减法器(304)的结果进行锁存。

4、根据权利要求2或3所述的组合导航处理器用同步脉冲合成器,其特征在于:所述基于DDS原理的分频器(2)包括依次相连的第一加法器(206)、二选一选择器(202)、第二加法器(203)以及累加寄存器(204),所述第二加法器(203)与累加寄存器(204)构成了一个累加器(208),在相位修正使能信号(207)无效时二选一选择器(202)通过的是输入频率信号delta(201)并实现了对输入频率信号delta(201)的积分;在相位修正使能信号(207)有效时,二选一选择器(202)通过的是输入频率信号delta(201)与相位修订量phase_diff(205)经过第一加法器(206)进行“加”运算之后的信号,完成对累加器(208)的相位修正。

5、根据权利要求2或3所述的组合导航处理器用同步脉冲合成器,其特征在于:所述相位修正单元(5)包括依次相连的第二减法器(501)和第三寄存器(502),所述第二减法器(501)用于检测分频生成的脉冲与1PPS脉冲信号的相位误差值,并将结果存储到第三寄存器(502)内得到所需要的相位修正量。

6、根据权利要求4所述的组合导航处理器用同步脉冲合成器,其特征在于:所述相位修正单元(5)包括依次相连的第二减法器(501)和第三寄存器(502),所述第二减法器(501)用于检测分频生成的脉冲与1PPS脉冲信号的相位误差值,并将结果存储到第三寄存器(502)内得到所需要的相位修正量。

说明书

技术领域

技术领域

本发明主要涉及到组合导航设备领域,特指一种组合导航处理器用同步脉冲合成方法及同步脉冲合成器。

技术背景

背景技术

惯性导航系统能够提供高速率、高精度的全导航信息(包括位置、速度、姿态、角速率、加速度等),但单纯的惯性导航系统,其误差会随时间积累,因此组合导航常以惯性导航系统为主导航设备,以惯性导航系统为主的组合导航系统采用各种信息融合方法,组合其他多种导航设备,以消减各种独立导航设备的不足,抑制惯性导航系统的误差,进一步提高系统的综合性能。

以SDINS(Strapdown INS捷联惯性导航系统)/GPS组合导航为例,在信息融合时,必须保证来自捷联惯性导航系统与GPS卫星接收机的信息是同一时刻的数据。为此,首先要保证捷联惯性导航系统的IMU(Inertial Measurement Unit,惯性测量单元)与GPS卫星接收机的信息是同一时刻的数据。这实际上就提出了同步采集的技术要求。同步采集就要求两个独立的子系统的时间同步。以下几个原因将导致两者的导航信息在时间上不同步。1)IMU与GPS两个子系统分别具有独立的时间系统,GPS采用世界协调时UTC时间。2)IMU内部的晶振还会随着温度的变换而发生漂移。3)两者的数据更新率不一样。GPS的更新率一般在1~20Hz之间,而IMU的更新率在20Hz~1KHz之间。由于上述原因,如何将IMU的采集时刻与GPS接收机的采集时刻同步成为了一个关键问题。

从本领域角度可以将现有的时间同步技术分成两大类:

(一)广义的时间同步,用于解决多系统的时间一致性问题。一般的思路是利用GPS接收机的IPPS脉冲,校正(驯服)本地的时钟频率及输出新的1PPS相位;利用GPS接收机的串行数据中的时间信息,同步各分系统的时间。校正(驯服)本地时钟频率的方法是采用了压控型晶振,通过检测本地晶振的频率误差,给出相应的电压控制量到压控型晶振,达到改变本地晶振频率的目的。其中在校正压控型晶振中多采用了微处理器的方法实现。其特点是输出仍然是1PPS脉冲。多系统广义的时间同步是同步在1s的时刻上,所以同步系统的输出是新的1PPS秒脉冲。

(二)惯性/卫星组合导航领域的数据采集时间同步。其特点是输出IMU所需要的几百赫兹(一般是20Hz~1KHz)的采集触发脉冲。目前有多种方法实现上述数据同步的功能。1)完全基于软件的方法。这种方法有相关的文章发表。2)采用硬件同步与软件结合的办法。当前软硬件结合的时间同步方法常采用1PPS脉冲触发CPU中断,利用CPU定时器测量GPS的1PPS后的第一个SDINS数据与1PPS的时间间隔,根据SDINS固定的更新周期与该时间间隔作差,便得到1PPS前一个SDINS数据与1PPS的时间间隔,然后通过插值处理或多项式拟合得到在GPS的1PPS时间点上的SDINS数据,这种方法缺点是每次同步都需要CPU参与,进行数据处理,从而占用较多的CPU时间,增加CPU的任务量,且动态性越大,同步精度越低。中国专利申请200710099611.6所述的一种位置姿态系统的硬件时间同步方法,以1PPS为中断信号,采用CPU定时器产生与1PPS同步的采样时钟,实现数据采集与1PPS同步,该方法在同步过程中同样始终需要CPU参与,由CPU控制数据采集,增加了CPU的任务量。这两种方法都采用1PPS向CPU申请中断,由于CPU响应外部中断本身具有一定的延迟,限制了同步精度。中国专利申请200710119971.8利用了1PPS秒脉冲(one pulse persecond)动态校准采样时刻T_S。该方法并没有考虑导航系统时钟T_B的漂移问题,即由T_B通过分频生成T_S的分频比N没有作动态调整。换句话说,只是校正了采集脉冲的相位差,没有校准本地晶振的频率及采集脉冲的输出频率。这样会出现在相邻2个1PPS之内,IMU采集时刻会漂移。

发明内容

发明内容

本发明要解决的技术问题就在于:针对现有技术存在的技术问题,本发明提供一种结构简单紧凑、成本低廉、适用范围广、操作简便、效果好的组合导航处理器用同步脉冲合成方法及同步脉冲合成器。

为解决上述技术问题,本发明采用以下技术方案。

一种组合导航处理器用同步脉冲合成方法,其特征在于:

(1)通过作为时钟源的本地晶振与基于DDS原理的分频器产生一个任意频率的方波作为组合导航处理器的采集触发脉冲;

(2)在每一个整秒周期内连续利用GPS卫星接收机输出的相邻两个1PPS脉冲测量出本地晶振的实际频率,得到由本地晶振实际频率生成采集触发脉冲频率的分频比,然后改变分频器的分频比,实现下一个1s期间的准确分频;

(3)通过检测、比较第0个采集触发脉冲的上升沿与1PPS脉冲的上升沿的时刻差,修正分频器的相位,实现立即校正第1个采集触发脉冲的上升沿时刻。

一种组合导航处理器用同步脉冲合成器,其特征在于:它包括本地晶振、基于DDS原理的分频器、频率测量单元、定点除法器以及相位修正单元,所述作为时钟源的本地晶振与基于DDS原理的分频器共同用于产生一个任意频率的方波作为组合导航处理器的采集触发脉冲,所述频率测量单元用于完成对本地晶振实际频率f0的测量,所述定点除法器用于得到根据本地晶振实际频率f0生成采集触发脉冲频率fS的分频比N,所述相位修正单元用于完成分频器生成的脉冲与1PPS脉冲的相位误差检测,使产生的合成脉冲的上升沿与1PPS脉冲的上升沿对齐。

作为本发明的进一步改进:

所述频率测量单元包括上升沿提取电路单元以及依次相连的计数器、第一寄存器、减法器和第二寄存器,所述上升沿提取电路用于完成对1PPS脉冲信号的上升沿进行提取,输出只有一个时钟周期宽度的正脉冲信号one_pps_pulse,所述计数器不停地在系统时钟作用下进行计数,所述第一寄存器在正脉冲信号one_pps_pulse有效时对计数器的结果进行锁存,所述减法器用于完成当前计数值A与1秒钟之前的计数值B的差值运算,即“A-B”,所述第二寄存器在正脉冲信号one_pps_pulse有效时对减法器的结果进行锁存。

所述基于DDS原理的分频器包括依次相连的第一加法器、二选一选择器、第二加法器以及累加寄存器,所述第二加法器与累加寄存器构成了一个累加器,在相位修正使能信号无效时二选一选择器通过的是输入频率信号delta并实现了对输入频率信号delta的积分;在相位修正使能信号有效时,二选一选择器通过的是输入频率信号delta与相位修订量phase_diff经过第一加法器进行“加”运算之后的信号,完成对累加器的相位修正。

所述相位修正单元包括依次相连的第二减法器和第三寄存器,所述第二减法器用于检测分频生成的脉冲与1PPS脉冲信号的相位误差值,并将结果存储到第三寄存器内得到所需要的相位修正量。

与现有技术相比,本发明的优点就在于:

1、本发明的组合导航处理器用同步脉冲合成方法,可以修正由本地晶振生成的合成脉冲与1PPS脉冲信号的相位差以及与理想频率的频率误差。上述两个误差都修正之后,生成的合成脉冲在两个相邻的1PPS脉冲信号上升沿时刻(在一定误差范围内代表了真实的1秒)之间严格有且只有200个,且第一个脉冲的上升沿与1PPS脉冲信号上升沿对齐。

2、本发明的组合导航处理器用同步脉冲合成器,结构简单紧凑、成本低廉、操作简便、合成效果好,其实现的载体是基于FPGA器件。基于FPGA器件利用逻辑设计方法设计与实现了所有功能。这可以区别于别的采用CPU的方法。尤其是定点除法器以及基于DDS原理的分频器。同时,通过设计定点除法器这种逻辑部件,实现了新的分频比的计算。

附图说明

附图说明

图1是本发明同步脉冲合成器的框架结构示意图;

图2是1PPS脉冲的示意图;

图3是经本发明同步脉冲合成器合成的200Hz同步脉冲效果图;

图4是本发明中基于DDS原理的分频器的示意图;

图5是本发明中频率测量单元的示意图;

图6是本发明中相位修正单元的示意图。

具体实施方式

具体实施方式

以下将结合具体实施例和说明书附图对本发明做进一步详细说明。

本领域要求GPS接收机的第i帧数据与IMU的第20j帧数据同一时刻。针对上述假设,要求第200j(j:从0开始的正整数)个采集触发脉冲上升沿与1PPS上升沿对齐。本发明与多系统广义的时间同步相比,最大的区别就是输出的脉冲频率不一样。本发明所面临的技术领域要求输出的是IMU采集触发脉冲,为频率信息,一般在20Hz~1KHz。为了实现这一要求,需要同时解决由本地晶振生成的组合导航处理器采集触发脉冲与1PPS脉冲信号的相位跟踪与频率跟踪的问题。本发明将从相位校正与频率校正两个方面解决输出采集触发脉冲与GPS输出的1PPS脉种同步的问题,从而实现IMU采集子系统与GPS数据同步。

本发明一种组合导航处理器用同步脉冲合成方法,其特征在于:

一种组合导航处理器用同步脉冲合成方法,其特征在于:

(1)通过作为时钟源的本地晶振与基于DDS原理的分频器产生一个任意频率的方波作为组合导航处理器的采集触发脉冲;

(2)在每一个整秒周期内连续利用GPS卫星接收机输出的相邻两个1PPS脉冲测量出本地晶振的实际频率,得到由本地晶振实际频率生成采集触发脉冲频率的分频比,然后改变分频器的分频比,实现下一个1s期间的准确分频;

(3)通过检测、比较第0个采集触发脉冲的上升沿与1PPS脉冲的上升沿的时刻差,修正分频器的相位,实现立即校正第1个采集触发脉冲的上升沿时刻。

如图1、图2和图3所示,本发明一种组合导航处理器用同步脉冲合成器,该同步脉冲合成器利用FPGA为平台,完全基于逻辑设计实现上述方法。它包括本地晶振1、基于DDS原理的分频器2、频率测量单元3、定点除法器4以及相位修正单元5,作为时钟源的本地晶振1与基于DDS原理的分频器2一起用于产生一个任意频率的方波作为组合导航处理器的采集触发脉冲,频率测量单元3用于完成对本地晶振1实际频率f0的测量,定点除法器4用于得到根据本地晶振1实际频率f0生成采集触发脉冲频率fS的分频比N(N=f0/fS),相位修正单元5用于完成由分频器2生成的脉冲与1PPS脉冲信号的相位误差检测,最终使得产生的合成脉冲的上升沿与1PPS脉冲信号的上升沿对齐(一定误差允许范围内)。本地晶振1实际上也是有频率误差的,尤其是在温变环境下。如果设定一个固定的分频比N,则产生的脉冲频率也是有误差的。

DDS(Direct digital synthesize——直接数字合成)技术实现非整数分频。前述方法得到的分频比N在大多情况下都不是整数,因此需要设计逻辑实现非整数分频。DDS技术是非常成熟的频率合成技术,其原理是通过一个计数器不停地按照某个实际频率f0累加,然后就可以合成出所需要的频率。设累加器的位数为48bit,每次的累加量为delta,则合成的频率为fS=delta248f0.]]>其实现的分频比为N=f0fS=248delta.]]>为了实现这个分频比,delta=fSf0248=248/N.]]>分频的输出来自累加器的最高位。如果晶振的频率在全温区(-40℃~85℃)范围内漂移了±50ppm(ppm——百万分之),则实际频率为50MHz±2500Hz,分频比为250000-12.5<N<250000+12.5。因此更多的情况将出现非整数分频。

如图4所示,基于DDS原理的分频器2包括依次相连的第一加法器206、二选一选择器202、第二加法器203以及累加寄存器204,第二加法器203与累加寄存器204构成了一个累加器208,其中包含两个重要参数入口:与分频比N对应的输入频率信号delta201以及相位修订量phase_diff205。进行正常分频时,即相位修正使能信号207无效时,二选一选择器202通过的是输入频率信号delta201并实现了对输入频率信号delta201的积分;在相位修正使能信号207有效时,二选一选择器202通过的是输入频率信号delta 201与相位修订量phase_diff205经过第一加法器206进行“加”运算之后的信号,完成对累加器208的相位修正。累加器208实际上就是基于DDS原理的分频器2的核心电路。将累加器208的最高位输出就可以得到最终的分频信号输出。

如图5所示,频率测量单元3包括上升沿提取电路单元301以及依次相连的计数器302、第一寄存器303、减法器304和第二寄存器305,上升沿提取电路301用于完成对1PPS脉冲信号的上升沿提取,输出只有一个时钟周期宽度的正脉冲信号one_pps_pulse,计数器302不停地在系统时钟作用下进行计数,第一寄存器303在正脉冲信号one_pps_pulse有效时对计数器302的结果进行锁存,减法器304用于完成当前计数值A与1秒钟之前的计数值B的差值运算,即“A-B”,第二寄存器305在正脉冲信号one_pps_pulse有效时对减法器304的结果进行锁存,就代表了刚刚过去的1秒钟的本地晶振频率值:f_local(=f0)。

定点除法器4完成新的累加量delta计算,同时也间接实现了分频比为N=f0fS=248delta]]>的计算。实际上在基于DDS原理的分频器2中并不需要N。正如前述,delta=fSf0248.]]>在本例中,fS=200Hz,f0=50,000,000Hz,则delta=1125899906.842624。取整后,delta=1125899907。定点除法器4采用的是“定点补码一位除法(加减交替法)”原理,其字长为64位,定点为48位。这种定点表示的数据范围为-215~(215-2-48),正数最大接近215=32768,数据表示精度为2-48。考虑到本地晶振为50MHz,输出的脉冲频率为fS=f200Hz=200Hz<<215delta=fSf0248=248/N,]]>其中fSf0<1,]]>都能够满足数据的表示范围。考虑到定点除法器4的实现原理及实现技术很成熟,其内部结构不再赘述。

如图6所示,相位修正单元5包括依次相连的第二减法器501和第三寄存器502,第二减法器501用于检测分频生成的脉冲与1PPS脉冲的相位误差值,并将结果存储到第三寄存器502内得到所需要的相位修正量。测量以1PPS的上升沿为基准,问题就可以转换为在one_pps_pulse脉冲(一个时钟周期的宽度)为有效时累加寄存器204的值与理想值的差。理想值此时刻累加寄存器204的最高位输出也应该处于上升沿,累加寄存器204的计数值div200_counter应该刚刚为0x800000000000(16进制),即48位的计数器div200_counter的最高位为1,其余低47位皆为0。这样通过一个第二减法器501就可以实现差值测量,然后将结果存储到第三寄存器502得到所需要的相位修正量phase_diff。

考虑到1PPS脉冲一开始可能没有的情况,输出脉冲还必须基本正确,即图4的输出应该按照晶振的标称频率进行分频。这是通过上电复位给第二寄存器305的f_local设置一个初值实现。初值的计算可以离线事先进行,然后写到硬件描述语言的模型中。至于phase_diff的初值,则设置为“0”即可。

以上所述仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例,凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理前提下的若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

组合导航处理器用同步脉冲合成方法及同步脉冲合成器专利购买费用说明

专利买卖交易资料

Q:办理专利转让的流程及所需资料

A:专利权人变更需要办理著录项目变更手续,有代理机构的,变更手续应当由代理机构办理。

1:专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。

2:按规定缴纳著录项目变更手续费。

3:同时提交相关证明文件原件。

4:专利权转移的,变更后的专利权人委托新专利代理机构的,应当提交变更后的全体专利申请人签字或者盖章的委托书。

Q:专利著录项目变更费用如何缴交

A:(1)直接到国家知识产权局受理大厅收费窗口缴纳,(2)通过代办处缴纳,(3)通过邮局或者银行汇款,更多缴纳方式

Q:专利转让变更,多久能出结果

A:著录项目变更请求书递交后,一般1-2个月左右就会收到通知,国家知识产权局会下达《转让手续合格通知书》。

动态评分

0.0

没有评分数据
没有评价数据
×

打开微信,点击底部的“发现”

使用“扫一扫”即可将网页分享至朋友圈

×
复制
用户中心
我的足迹
我的收藏

您的购物车还是空的,您可以

  • 微信公众号

    微信公众号
在线留言
返回顶部