专利转让平台_买专利_卖专利_中国高校专利技术交易-买卖发明专利上知查网

全部分类
全部分类
一种可单片集成的射频滤波器的制作方法

一种可单片集成的射频滤波器的制作方法

IPC分类号 : H03H7/00,B81B7/02,H03H3/00,B81C1/00

申请号
CN200910048787.8
可选规格
  • 专利类型: 发明专利
  • 法律状态: 有权
  • 申请日: 2009-04-03
  • 公开号: 101534103A
  • 公开日: 2009-09-16
  • 主分类号: H03H7/00
  • 专利权人: 中国科学院上海微系统与信息技术研究所

专利摘要

本发明涉及一种可单片集成的射频滤波器及制作方法。其特征在于所述的射频滤波器的集成在CMOS硅衬底上,电感和电容元件结构悬空,且嵌入硅片表面。首先是在硅片表面沉积导电金属层作为金属-绝缘层-金属电容的下金属极板;生长介质层薄膜作为MIM电容的绝缘介质层;然后电镀同时形成MIM电容的上金属极板和嵌入式螺管电感的上导线;再利用各向异性腐蚀形成V型或倒梯型的沟槽,用于制作电感下导线以及确定悬空释放MIM电容的开口;在电感区域沟槽里制作电感的下导线;最后采用各向同性腐蚀释放电感结构和MIM电容,使它们悬空。采用低温工艺,在普通的低阻硅片上制造,整个微加工制造工艺与CMOS集成电路工艺兼容。

权利要求

1、一种可单片集成的射频滤波器,其特征在于所述的射频滤波器集成在CMOS硅衬底上,电感和电容元件结构悬浮空在各向异性腐蚀形成的沟槽中,且嵌入硅片表面以下,悬浮于沟槽上的电感和电容由周围的介质层薄膜支撑。

2、按权利要求1所述的可单片集成的射频滤波器,其特征在于所述的沟槽为V字型或倒梯形。

3、按权利要求1或2所述的可单片集成的射频滤波器,其特征在于所述的沟槽深度为30~70微米。

4、制作如权利要求1所述的可单片集成的射频滤波器的方法,其特征在于以普通CMOS硅片作衬底,采用低温工艺,利用与CMOS工艺兼容的微机械加工结构实现滤波器的制作,采用五块光刻板实现了包含电感和MIM电容元件的制作,电容的上层金属极板和嵌入式电感的上导线在同一工艺步骤中一起形成,嵌入式的电感和金属绝缘层-金属电容元件的无源滤波器的制作和衬底在同一工艺步骤中同时释放;经释放后,所述的射频滤波器中的电感和电容由周围的介质薄膜支撑,形成悬浮的结构。

5、按权利要求4所述的可单片集成的射频滤波器的制作方法,其特征在于制作步骤是:

a.选用双抛的N型或P型电阻率较小的(100)硅片,<110>边切除;采用热氧化、低压化学气相沉积或等离子体增强化学气相沉积的方法在硅片表面形成二氧化硅薄膜,作为电感和电容器件结构释放后的支撑层;

b.在步骤a形成热氧化的硅片上溅射导电的金属层,使用第1块光刻板进行光刻形成图形,然后刻蚀形成MIM电容的导电金属下极板;

c.用等离子体增强化学气相沉积方法在硅片表面生长氮化硅或氧化硅介质层,使用第2块光刻板光刻形成图形,并刻蚀出图形形成MIM电容电介质层;

d.在硅片上溅射金属种子层,使用第3块光刻板光刻形成图形,然后电镀一层金属铜,从而同时形成MIM电容的上金属极板和电感上导线;接着在铜表面电镀一层金层,以防止铜表面的氧化;然后去除种子层,为了使后续的步骤e中各向异性腐蚀硅的时候,电感上导线底部区域的硅被腐蚀掉,电感上导线与硅衬底的<110>切边成10~80度角;

e.利用第4块光刻板光刻出需要各向异性腐蚀的区域,去除该区域氧化层,然后将硅片放入KOH或四甲基氢氧化胺腐蚀液中进行各向异性腐蚀,在硅片上被腐蚀区域上形成“V”字型或倒梯形的沟槽,步骤d中电感上导线下部的硅也腐蚀去除;

f.溅射第二层金属种子层,使硅衬底的表面与沟槽的侧壁及底部均覆盖有金属种子层,采用喷胶工艺,在各向异性腐蚀出的沟槽侧壁及底部均匀覆盖一层光刻胶,胶厚为3~10微米;用第5块光刻板光刻定义下导线形状,电镀一层1~9微米的金属铜以形成电感下导线,然后再接着电镀一层0.2~0.5微米的金层;在硅衬底表面处,电感的下导线与步骤d中的电感上导线形成良好的电连接,然后去除种子层;

g.利用XeF2气体进行硅的各向同性腐蚀,螺管电感周围区域的硅被移除,有衬底损耗的MIM电容底下的硅也被移除,电感和MIM电容悬浮于各向同性腐蚀后的硅沟槽上,悬浮的电感和电容由步骤a中形成的二氧化硅介质层薄膜在沟槽的周围形成支撑;

所述的MIM为金属-绝缘层-金属的英文缩写。

6、按权利要求5所述的可单片集成的射频滤波器的制作方法,其特征在于所述的硅片电阻率为1~10Ω·cm;片厚为450±10μm。

7、按权利要求5所述的可单片集成的射频滤波器的制作方法,其特征在于步骤a制作的作为支撑层的厚度为0.5~3微米。

8、按权利要求5所述的可单片集成的射频滤波器的制作方法,其特征在于:

(1)步骤b所述的溅射导电的金属层为钛钨/铜,钛钨厚度为0.3~0.6纳米,铜厚度为0.5~1μm;

(2)步骤c中所述的介质层厚度为0.3~1μm;

(3)步骤d中所述的在硅片上溅射金属种子层为钛钨/铜,旋转涂胶厚度为1~10μm;

(4)步骤f溅射第二层金属种子层为钛钨/铜;

(5)步骤g所述电感和MIM电容的悬浮高度为20~70微米。

说明书

技术领域

技术领域

本发明涉及的是一种可单片集成的射频滤波器及微机械加工的制作方法,所述的射频滤波器采用低温工艺,能够与标准CMOS工艺相兼容实现射频电路的在同一硅片上集成。属于射频微机械器件及电路技术应用领域。

技术背景

背景技术

随着射频通信技术的应用越来越广泛,需要射频前端电路的进一步集成化与微型化,这个趋势使得很多研究工作关注在射频电路集成化的一个关键领域——射频滤波器的集成化和微型化研究。与硅微机械加工技术相结合,将使标准CMOS(互补金属氧化物半导体)衬底上的无源器件和无源电路网络的性能得到增强,从而使得射频滤波器等关键无源电路片上集成的研发越来越受到重视,且随着现代无线通讯对系统微型化和集成化需求不断增加,使片上集成的微型化射频滤波器具有广泛的应用空间。

射频滤波器的微型化与集成化通常需要集总元件的电感-电容(LC)滤波器。由于普通的CMOS硅片电阻率比较小(1~10Ω·cm),所以片上集成的无源器件的衬底损耗比较大,Q(品质因数)值以及截止频率都比较低,从而会造成LC射频滤波器的损耗较大。为了减少集成化的LC滤波器的损耗,以满足实际应用的要求,人们开始不断地寻找新的方法去制造这种滤波器。通常采用低损耗衬底来实现LC射频滤波器。目前研究采用的低损耗衬底包括:高阻硅衬底(电阻率大)、玻璃衬底或砷化镓(GaAs)衬底等。另外,也有研究使用了特殊的设计和工艺实现技术来实现集成射频滤波器,包括采用封装打线(bond-wire)电感等。

使用低损耗衬底的MCM(多芯片模块)技术,能够设计和制造高性能的集成化射频滤波器。已经研究的技术包括使用砷化镓(GaAs)衬底的集成无源元件技术实现的谐波抑制滤波器(L Lianjun,K.Shun-Meen,J.Abrokwah,M.A.R.M.Ray,D.A.M.D.Maurer,and M.A.M.M.Miller,"Compact HarmonicFilter Design and Fabrication Using IPD Technology,"IEEE Transactions onComponents and Packaging Technologies,vol.30,pp.556-562,2007.)或采用玻璃衬底的MCM技术(W.Diels,K.Vaesen,P.Wambacq,S.A.D.S.Donnay,W.A.D.R.W.De Raedt,M.A.E.M.Engels,and I.A.B.I.Bolsens,"Single-packageintegration of RF blocks for a 5 GHz WLAN application,"IEEE Transactions onAdvanced Packaging,vol.24,pp.384-391,2001.)。虽然这些技术实现的射频滤波器有很好的性能,但是由于引入了硅以外的衬底材料,难以与CMOS集成电路实现单片集成,而且高阻硅作为MCM基板成本较高。本发明拟基于微机械加工技术,将嵌入式螺管电感和金属-绝缘层-金属(MIM)的制造工艺整合,有望与标准的CMOS工艺兼容,在低成本的标准CMOS低阻硅片上可单片集成化的射频滤波器。并且此技术又可将滤波器的应用频段扩展至几个GHz或更高频率段,目前国内外鲜有相关报道。

发明内容

发明内容

本发明的目的在于提供一种可单片集成的射频滤波器及微机械加工制作方法,所述的方法实现了螺管电感和MIM电容的集成制造。从成本及工艺复杂程度考虑,本发明采用普通CMOS硅片作为衬底,采用低温工艺,利用与CMOS工艺兼容的微机械结构实现滤波器制作。本发明仅采用五块光刻板实现了包含电感和MIM电容元件的无源滤波器制作;电容的上层金属极板和嵌入式电感的上导线在同一工艺步骤中一起形成,在集成射频滤波器的制造中,采用优化的同一工艺步骤同时实现了嵌入式的螺管电感的制作、MIM电容的制作和衬底的释放。本发明所述的射频滤波器中悬浮电感和MIM电容的立体结构示意图如图1所示。滤波器经过释放后,电感和电容由周围的介质层薄膜支撑,形成悬浮的结构特征。

综上所述,本发明提供了一种可单片集成的射频滤波器及微机械加工制作方法,包括采用优化的工艺步骤同时实现了集成滤波器中嵌入式的螺管结构电感的和MIM电容的制造和衬底释放。

本发明提供的可单片集成射频滤波器的具体制作工艺步骤是

1.所选用的材料:4英寸双抛N型或P型电阻率为1-10Ω·cm(100)硅片,<110>边切除;采用热氧化、低压化学气相沉积(LPCVD)或等离子体增强化学气相沉积(PECVD)的方法在硅片表面形成二氧化硅薄膜,作为电感和电容器件结构释放后的支撑层,厚度为0.5~3微米;硅片的厚度为450±10μm;

2.在硅片上溅射导电金属层,材料为钛钨/铜,钛钨厚度0.3~0.5纳米、铜厚度0.5~1微米。使用第1块光刻板进行光刻形成图形,然后刻蚀形成金属-绝缘层-金属(Metal-Insulator-Metal,MIM)电容的导电金属下极板。

3.用等离子体增强化学气相沉积(PECVD)方式在硅片表面生长氮化硅或氧化硅介质层,厚度0.3~1微米。使用第2块光刻板光刻形成图形,并刻蚀出图形形成MIM电容电介质层。

4.在硅片上溅射金属种子层(钛钨/铜),旋转涂胶厚度为1~10微米,使用第3块光刻板光刻形成图形,然后电镀一层厚度1~9微米的金属铜,从而同时形成MIM电容的上金属极板和电感上导线。接着在铜表面电镀一层0.2~0.5微米的金层,以防止铜表面的氧化。然后去除种子层。为了使后续的步骤5中各向异性腐蚀硅的时候,电感上导线底部区域的硅能够被腐蚀掉,电感上导线需要与硅衬底的<110>切边成10~80度角。

5.利用第4块光刻板光刻出需要各向异性腐蚀的区域,去除该区域氧化层。然后将硅片放入KOH(氢氧化钾)或TMAH(四甲基氢氧化胺)腐蚀液中进行各向异性腐蚀,在硅片上被腐蚀区域上形成“V”字型或倒梯形的沟槽,沟槽深30~70微米。沟槽位于电感处是为了在后步工艺形成电感的下导线,沟槽位于MIM电容边缘是用于帮助后面步骤7中各向同性腐蚀去除MIM电容下部硅衬底。此时步骤4中电感上导线下部的硅也将被腐蚀去除。

6.溅射第二层金属种子层(钛钨/铜),使得硅衬底的表面与沟槽的侧壁及底部均覆盖有金属种子层。采用喷胶工艺,在各向异性腐蚀出的沟槽侧壁及底部均匀覆盖一层光刻胶,胶厚为3~10微米。用第5块光刻板光刻定义下导线形状,电镀一层1~9微米的金属铜以形成电感下导线,然后再接着电镀一层0.2~0.5微米的金层。在硅衬底表面处,电感下导线与步骤(4)中的上导线形成良好的电连接。然后去除种子层。

7.利用XeF2气体进行硅的各向同性腐蚀,电感周围区域的硅被移除,有衬底损耗的MIM电容底下的硅也被移除,电感和MIM电容悬浮于各向同性腐蚀后的硅沟槽上,悬浮高度为20~70微米。悬浮的电感和电容由步骤1中形成的二氧化硅介质层薄膜在沟槽的周围形成支撑。

综上所述,本发明提供的可单片集成的射频滤波器采用微机械加工技术,实现螺管电感和MIM电容的同时集成的工艺步骤。所述的射频滤波器集成在CMOS硅衬底上,电感和电容元件结构悬浮空在各向异性腐蚀形成的沟槽中,且嵌入硅片表面以下,悬浮于沟槽上的电感和电容由周围的介质层薄膜支撑。滤波器为单片集成,采用于CMOS兼容的工艺,易于射频电路的片上系统集成,整个射频滤波器结构嵌入硅片表面一下,没有高出硅衬底的结构部分。并且具有抗高冲击能力。其特征在于:

(1)使用普通低阻硅片制造,采用低温工艺,利于单片集成,且与CMOS工艺兼容。滤波器结构嵌入硅衬底表面;

(2)在滤波器的制造中,将螺管电感的上导线和MIM电容的上极板金属合并为一步工艺,电感和电容结构的悬浮释放用一个工艺步骤同时实现,从而简化了工艺流程。

(4)滤波器的制造中,各向异性腐蚀形成螺管电感处沟槽的同时,还形成了MIM电容边缘的沟槽,便于各向同性腐蚀后电感和电容下部的硅衬底被同时去除,减小衬底损耗。

(5)滤波器的制造工艺最后通过XeF2气体,进行各向同性无掩模腐蚀,从而释放螺管电感和MIM电容器件结构,仅在硅衬底表面处,通过介质层薄膜支撑。

附图说明

附图说明

图1:本发明所提供的单片集成射频滤波器的结构示意图

图2:为图1所示的单片集成射频滤波器按AA’视角的剖示图

图3:本发明的单片集成射频滤波器制作流程

(a)表示形成MIM电容下极板

(b)表示形成MIM电容电介质层

(c)表示形成MIM电容上金属极板和电感上导线

(d)表示各向异性腐蚀形成沟槽

(e)表示在沟槽内形成电感下导线

(f)表示各向同性腐蚀形成悬空的MIM电容和电感

图中:1、二氧化硅介质支撑薄膜;2、电容下金属极板;3、电容介质层;4、电容上层金属极板;5、电感上导线;6、体加工腐蚀处的“V”字型或倒梯形沟槽;7、电感下导线;8、各向同性腐蚀硅所形成沟槽区域;9、硅衬底

具体实施方式

具体实施方式

实施例1——可单片集成射频低通滤波器

图1和图2为本发明提供一种片上集成的射频低通滤波器的结构示意图,图2为图1中沿AA’的截面图。一种可能的制作实施方式如图3(a)-(f)所示,制作实施中使用了5次光刻。本器件的实施不仅限于此工艺流程。结合附图说明如下:

1.所选用的材料:4英寸双抛P型(100)硅片,电阻率3~8Ω·cm,片厚450±10μm,<110>边切除;用等离子体增强化学气相沉积(PECVD)方式在硅衬底表面形成二氧化硅薄膜,作为电感和电容器件结构释放后的支撑层,厚度为1~3微米;

2.在硅片上溅射导电金属层,材料为钛钨/铜,钛钨厚度0.3纳米、铜厚度1微米。使用第1块光刻板进行光刻形成图形,然后刻蚀形成金属-绝缘层-金属(Metal-Insulator-Metal,MIM)电容的导电金属下极板,如图3(a)所示。

3.用等离子体增强化学气相沉积(PECVD)方式在硅片表面生长氮化硅介质层,厚度为0.5微米。使用第2块光刻板形成图形,并刻蚀出图形形成MIM电容电介质层,如图3(b)所示。

4.在硅片上溅射金属种子层(钛钨/铜),旋转涂胶,光刻胶厚9微米,使用第3块光刻板光刻形成图形,电镀一层厚度7~9微米的金属铜,从而同时形成MIM电容上金属极板和电感上导线。再接着在铜表面电镀一层0.5微米的金层,以防止铜表面的氧化。然后去除种子层,为了使步骤5中各向异性腐蚀硅的时候,电感上导线底部区域的硅衬底能够被腐蚀去除,电感上导线需要与硅衬底的<110>切边成10~80度角,如图3(c)所示。

5.利用第4块光刻板光刻出需要各向异性腐蚀的区域,去除该区域氧化层。然后将硅片放入温度为70°C的TMAH腐蚀液中进行大约6个小时各向异性腐蚀,在硅片上被腐蚀区域上形成一个“V”字型或倒梯形的沟槽,沟槽深60~70微米。沟槽位于电感处是为了在后步工艺形成电感的下导线,沟槽位于MIM电容边缘是用于帮助后续步骤7中各向同性腐蚀去除MIM电容下部硅衬底。此时步骤(3)中电感上导线下部的硅也将被腐蚀去除,如图3(d)所示。

6.溅射第二层金属种子层(钛钨/铜),使得硅衬底的表面与沟槽侧壁及底部均覆盖有金属种子层。采用喷胶工艺,在各向异性腐蚀出的沟槽侧壁及底部均匀覆盖一层光刻胶,胶厚为8~9微米。用第5块光刻板光刻定义下导线形状,电镀一层7~8微米的金属铜以形成电感下导线,然后再接着电镀一层0.5微米的金层。在硅衬底表面处,电感下导线与步骤(4)中的上导线形成良好的电连接。然后去除种子层。如图3(e)所示。

7.利用XeF2气体进行硅的各向同性腐蚀,电感周围区域的硅被移除,有衬底损耗的MIM电容元件下部的硅衬底也被移除,电感和MIM电容悬浮于各向同性腐蚀后形成的槽上,悬浮高度为40~50微米。悬浮的电感和电容由步骤1中形成的二氧化硅介质层薄膜在沟槽的在周围支撑。如图3(f)所示。

一种可单片集成的射频滤波器的制作方法专利购买费用说明

专利买卖交易资料

Q:办理专利转让的流程及所需资料

A:专利权人变更需要办理著录项目变更手续,有代理机构的,变更手续应当由代理机构办理。

1:专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。

2:按规定缴纳著录项目变更手续费。

3:同时提交相关证明文件原件。

4:专利权转移的,变更后的专利权人委托新专利代理机构的,应当提交变更后的全体专利申请人签字或者盖章的委托书。

Q:专利著录项目变更费用如何缴交

A:(1)直接到国家知识产权局受理大厅收费窗口缴纳,(2)通过代办处缴纳,(3)通过邮局或者银行汇款,更多缴纳方式

Q:专利转让变更,多久能出结果

A:著录项目变更请求书递交后,一般1-2个月左右就会收到通知,国家知识产权局会下达《转让手续合格通知书》。

动态评分

0.0

没有评分数据
没有评价数据
×

打开微信,点击底部的“发现”

使用“扫一扫”即可将网页分享至朋友圈

×
复制
用户中心
我的足迹
我的收藏

您的购物车还是空的,您可以

  • 微信公众号

    微信公众号
在线留言
返回顶部