专利摘要

本发明公开了一种基于石墨烯表面等离子激元的异或/同或门，包括基底、缓冲层、第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第二微环谐振腔、半圆形波导和弧度为90度的弧形波导，基底和所述的缓冲层分别为大小尺寸相同的立方体结构，缓冲层层叠平铺在基底的上表面上，基底、缓冲层、第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第二微环谐振腔、半圆形波导和弧形波导平铺在缓冲层上；优点是结构紧凑，易于集成，尺寸较小。

权利要求

1.一种基于石墨烯的表面等离子激元的异或/同或门，其特征在于包括基底、缓冲层、第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第二微环谐振腔、半圆形波导和弧度为90度的弧形波导；

所述的基底和所述的缓冲层分别为大小尺寸相同的立方体结构，所述的缓冲层层叠平铺在所述的基底的上表面上；

所述的第一直波导、所述的第二直波导和所述的第三直波导沿所述的缓冲层的宽度方向依次间隔平行排列，所述的第一直波导、所述的第二直波导和所述的第三直波导平铺在所述的缓冲层的上表面上，所述的第一直波导、所述的第二直波导和所述的第三直波导的长度方向与所述的缓冲层的长度方向平行，所述的第一直波导、所述的第二直波导和所述的第三直波导的宽度均为30nm，所述的第一直波导的长度等于所述的缓冲层的长度，所述的第二直波导的长度为200nm，所述的第三直波导的长度为400nm，所述的第三直波导的长度小于所述的第一直波导的长度；

所述的第一微环谐振腔和所述的第二微环谐振腔沿所述的缓冲层的长度方向从前向后间隔平铺在所述的缓冲层的上表面上，所述的第一微环谐振腔和所述的第二微环谐振腔的中心连线平行于所述的第一直波导的长度方向，所述的第二微环谐振腔位于所述的第一直波导和所述的第二直波导之间，所述的第一微环谐振腔与所述的第一直波导之间的间距为5nm，所述的第二微环谐振腔与所述的第一直波导之间的间距为5nm，所述的第二微环谐振腔与所述的第二直波导之间的间距为5nm，所述的第一微环谐振腔和所述的第二微环谐振腔的宽度均为30nm，外圈半径均为100nm；

所述的半圆形波导的宽度为30nm，外圈半径为130nm，所述的半圆形波导平铺在所述的缓冲层的上表面上，所述的第二直波导的后端和所述的第三直波导的后端齐平，所述的第二直波导的后端和所述的第三直波导的后端通过所述的半圆形波导连接；

所述的第四直波导平铺在所述的缓冲层的上表面上，所述的第四直波导的长度方向垂直于所述的第一直波导的长度方向，所述的第四直波导的宽度为30nm，长度为300nm，所述的第四直波导的后端伸到所述的第一微环谐振腔和所述的第二微环谐振腔之间，所述的第一微环谐振腔与所述的第四直波导之间的间距为5nm；

所述的弧形波导的宽度为30nm，所述的弧形波导的外圈直径为100nm，所述的弧形波导铺设在所述的缓冲层的上表面上，所述的第四直波导的前端和所述的第三直波导的前端通过所述的半圆形波导连接；

所述的第二直波导的前端为所述的异或/同或门的异或逻辑输出端，所述的第一直波导的前端为所述的异或/同或门的输入端，所述的第一直波导的后端为所述的异或/同或门的同或逻辑输出端；

所述的基底的材料为硅，所述的基底的厚度为20nm，所述的缓冲层的材料为二氧化硅，所述的缓冲层的厚度为20nm；

所述的第一直波导由第一底层直波导、第一中层直波导和第一上层直波导通过CMOS兼容工艺连接形成，所述的第一底层直波导的材料为石墨烯，所述的第一底层直波导的厚度为1nm，所述的第一中层直波导的材料为二氧化硅，所述的第一中层直波导的厚度为20nm，所述的第一上层直波导的材料为硅，所述的第一上层直波导的厚度为20nm；

所述的第二直波导由第二底层直波导、第二中层直波导和第二上层直波导通过CMOS兼容工艺连接形成，所述的第二底层直波导的材料为石墨烯，所述的第二底层直波导的厚度为1nm，所述的第二中层直波导的材料为二氧化硅，所述的第二中层直波导的厚度为20nm，所述的第二上层直波导的材料为硅，所述的第二上层直波导的厚度为20nm；

所述的第三直波导由第三底层直波导、第三中层直波导和第三上层直波导通过CMOS兼容工艺连接形成，所述的第三底层直波导的材料为石墨烯，所述的第三底层直波导的厚度为1nm，所述的第三中层直波导的材料为二氧化硅，所述的第三中层直波导的厚度为20nm，所述的第三上层直波导的材料为硅，所述的第三上层直波导的厚度为20nm；

所述的第四直波导由第四底层直波导、第四中层直波导和第四上层直波导通过CMOS兼容工艺连接形成，所述的第四底层直波导的材料为石墨烯，所述的第四底层直波导的厚度为1nm，所述的第四中层直波导的材料为二氧化硅，所述的第四中层直波导的厚度为20nm，所述的第四上层直波导的材料为硅，所述的第四上层直波导的厚度为20nm；

所述的第一微环谐振腔由第一底层环形波导、第一中层环形波导和第一上层环形波导通过CMOS兼容工艺连接形成，所述的第一底层环形波导的材料为石墨烯，所述的第一底层环形波导的厚度为1nm，所述的第一中层环形波导的材料为二氧化硅，所述的第一中层环形波导的厚度为20nm，所述的第一上层环形波导的材料为硅，所述的第一上层环形波导的厚度为20nm；

所述的第二微环谐振腔由第二底层环形波导、第二中层环形波导和第二上层环形波导通过CMOS兼容工艺连接形成，所述的第二底层环形波导的材料为石墨烯，所述的第二底层环形波导的厚度为1nm，所述的第二中层环形波导的材料为二氧化硅，所述的第二中层环形波导的厚度为20nm，所述的第二上层环形波导的材料为硅，所述的第二上层环形波导的厚度为20nm；

所述的半圆形波导由底层半圆形波导、中层半圆形波导和上层半圆形波导通过CMOS工艺连接形成，所述的底层半圆形波导的材料为石墨烯，所述的底层半圆形波导的厚度为1nm，所述的中层半圆形波导的材料为二氧化硅，所述的中层半圆形波导的厚度为20nm，所述的上层半圆形波导的材料为硅，所述的上层半圆形波导的厚度为20nm；

所述的弧形波导由底层弧形波导、中层弧形波导和上层弧形波导通过CMOS兼容工艺连接形成，所述的底层弧形波导的材料为石墨烯，所述的底层弧形波导的厚度为1nm，所述的中层弧形波导的材料为二氧化硅，所述的中层弧形波导的厚度为20nm，所述的上层弧形波导的材料为硅，所述的上层弧形波导的厚度为20nm。

说明书

技术领域

本发明涉及一种异或/同或门，尤其是涉及一种基于石墨烯表面等离子激元的异或/同或门。

背景技术

表面等离子激元是金属表面自由电子与光子相互作用时形成的一种特殊形式的电磁波，具有高度局域性，常存在于两种介电常数相反的材料界面处。石墨烯是由碳原子构成的单层的二维材料，具有蜂窝状晶体结构。由于石墨烯能带中导带和价带在狄拉克点接触，使石墨烯具有独特的电学性能，并且可通过化学掺杂和外加电压等方式调节石墨烯的化学势。石墨烯和金属都可以支持表面等离子激元传输。然而与普通金属相比较，石墨烯具备较强的表面等离子激元束缚能力，且损耗也较低。因此，基于石墨烯的表面等离子激元波导在制备亚波长量级的光逻辑器件，提高器件集成度方面具有很大的优势。

光逻辑器件在高速光计算和光信息处理方面都有关键的应用。近年来，基于石墨烯表面等离子激元波导的光逻辑器件研究引起很多学者的关注。新加坡科技设计大学Kelvin J.A.Ooi等人采用光学马赫曾德尔干涉仪结构，通过选择性地改变干涉臂上面的石墨烯化学势，并经过石墨烯纳米带波导耦合输出，实现异或/同或(XOR/XNOR)门。该器件结构设计简单，但是器件设计灵活性较差，难以设计出更为复杂的逻辑器件。微环作为一种基本的光学结构，具有设计灵活、结构紧凑、易于集成与扩展等特点，在光功能器件设计中具有广泛应用。之前已有相关文献提出了基于微环结构的电光逻辑XOR/XNOR门。该逻辑异或/同或门是通过利用硅材料的载流子色散效应或者热光效应，控制微环谐振器的状态而实现。虽然该器件具备与互补金属氧化物半导体工艺相兼容的优势，但是受限光学衍射的极限，致使器件尺寸相对较大，难以进一步缩小。

发明内容

本发明所要解决的技术问题是提供一种结构紧凑，易于集成，尺寸较小的基于石墨烯表面等离子激元的异或/同或门。

本发明解决上述技术问题所采用的技术方案为：一种基于石墨烯的表面等离子激元的异或/同或门，包括基底、缓冲层、第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第二微环谐振腔、半圆形波导和弧度为90度的弧形波导；所述的基底和所述的缓冲层分别为大小尺寸相同的立方体结构，所述的缓冲层层叠平铺在所述的基底的上表面上；所述的第一直波导、所述的第二直波导和所述的第三直波导沿所述的缓冲层的宽度方向依次间隔平行排列，所述的第一直波导、所述的第二直波导和所述的第三直波导平铺在所述的缓冲层的上表面上，所述的第一直波导、所述的第二直波导和所述的第三直波导的长度方向与所述的缓冲层的长度方向平行，所述的第一直波导、所述的第二直波导和所述的第三直波导的宽度均为30nm，所述的第一直波导的长度等于所述的缓冲层的长度，所述的第二直波导的长度为200nm，所述的第三直波导的长度为400nm，所述的第三直波导的长度小于所述的第一直波导的长度；所述的第一微环谐振腔和所述的第二微环谐振腔沿所述的缓冲层的长度方向从前向后间隔平铺在所述的缓冲层的上表面上，所述的第一微环谐振腔和所述的第二微环谐振腔的中心连线平行于所述的第一直波导的长度方向，所述的第二微环谐振腔位于所述的第一直波导和所述的第二直波导之间，所述的第一微环谐振腔与所述的第一直波导之间的间距为5nm，所述的第二微环谐振腔与所述的第一直波导之间的间距为5nm，所述的第二微环谐振腔与所述的第二直波导之间的间距为5nm，所述的第一微环谐振腔和所述的第二微环谐振腔的宽度均为30nm，外圈半径均为100nm；所述的半圆形波导的宽度为30nm，外圈半径为130nm，所述的半圆形波导平铺在所述的缓冲层的上表面上，所述的第二直波导的后端和所述的第三直波导的后端齐平，所述的第二直波导的后端和所述的第三直波导的后端通过所述的半圆形波导连接，所述的第四直波导平铺在所述的缓冲层的上表面上，所述的第四直波导的长度方向垂直于所述的第一直波导的长度方向，所述的第四波导的宽度为30nm，长度为300nm，所述的第四直波导的后端伸到所述的第一微环谐振腔和所述的第二微环谐振腔之间，所述的第一微环谐振腔与所述的第四直波导之间的间距为5nm；所述的弧形波导的宽度为30nm，所述的弧形波导的外圈直径为100nm，所述的弧形波导铺设在所述的缓冲层的上表面上，所述的第四直波导的前端和所述的第三直波导的前端通过所述的半圆形波导连接；所述的第二直波导的前端为所述的异或/同或门的异或逻辑输出端，所述的第一直波导的前端为所述的异或/同或门的输入端，所述的第一直波导的后端为所述的异或/同或门的同或逻辑输出端；所述的基底的材料为硅，所述的基底的厚度为20nm，所述的缓冲层的材料为二氧化硅，所述的缓冲层的厚度为20nm；所述的第一直波导由第一底层直波导、第一中层直波导和第一上层直波导通过CMOS兼容工艺连接形成，所述的第一底层直波导的材料为石墨烯，所述的第一底层直波导的厚度为1nm，所述的第一中层直波导的材料为二氧化硅，所述的第一中层直波导的厚度为20nm，所述的第一上层直波导的材料为硅，所述的第一上层直波导的厚度为20nm；所述的第二直波导由第二底层直波导、第二中层直波导和第二上层直波导通过CMOS兼容工艺连接形成，所述的第二底层直波导的材料为石墨烯，所述的第二底层直波导的厚度为1nm，所述的第二中层直波导的材料为二氧化硅，所述的第二中层直波导的厚度为20nm，所述的第二上层直波导的材料为硅，所述的第二上层直波导的厚度为20nm；所述的第三直波导由第三底层直波导、第三中层直波导和第三上层直波导通过CMOS兼容工艺连接形成，所述的第三底层直波导的材料为石墨烯，所述的第三底层直波导的厚度为1nm，所述的第三中层直波导的材料为二氧化硅，所述的第三中层直波导的厚度为20nm，所述的第三上层直波导的材料为硅，所述的第三上层直波导的厚度为20nm；所述的第四直波导由第四底层直波导、第四中层直波导和第四上层直波导通过CMOS兼容工艺连接形成，所述的第四底层直波导的材料为石墨烯，所述的第四底层直波导的厚度为1nm，所述的第四中层直波导的材料为二氧化硅，所述的第四中层直波导的厚度为20nm，所述的第四上层直波导的材料为硅，所述的第四上层直波导的厚度为20nm；所述的第一微环谐振腔由第一底层环形波导、第一中层环形波导和第一上层环形波导通过CMOS兼容工艺连接形成，所述的第一底层环形波导的材料为石墨烯，所述的第一底层环形波导的厚度为1nm，所述的第一中层环形波导的材料为二氧化硅，所述的第一中层环形波导的厚度为20nm，所述的第一上层环形波导的材料为硅，所述的第一上层环形波导的厚度为20nm；所述的第二微环谐振腔由第二底层环形波导、第二中层环形波导和第二上层环形波导通过CMOS兼容工艺连接形成，所述的第二底层环形波导的材料为石墨烯，所述的第二底层环形波导的厚度为1nm，所述的第二中层环形波导的材料为二氧化硅，所述的第二中层环形波导的厚度为20nm，所述的第二上层环形波导的材料为硅，所述的第二上层环形波导的厚度为20nm；所述的半圆形波导由底层半圆形波导、中层半圆形波导和上层半圆形波导通过CMOS兼容工艺连接形成，所述的底层半圆形波导的材料为石墨烯，所述的底层半圆形波导的厚度为1nm，所述的中层半圆形波导的材料为二氧化硅，所述的中层半圆形波导的厚度为20nm，所述的上层半圆形波导的材料为硅，所述的上层半圆形波导的厚度为20nm；所述的弧形波导由底层弧形波导、中层弧形波导和上层弧形波导通过CMOS兼容工艺连接形成，所述的底层弧形波导的材料为石墨烯，所述的底层弧形波导的厚度为1nm，所述的中层弧形波导的材料为二氧化硅，所述的中层弧形波导的厚度为20nm，所述的上层弧形波导的材料为硅，所述的上层弧形波导的厚度为20nm。

与现有技术相比，本发明的优点在于通过基底、缓冲层、第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第二微环谐振腔、半圆形波导和弧度为90度的弧形波导来构建异或/同或门，基底的材料为硅，缓冲层的材料为二氧化硅；第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第二微环谐振腔、半圆形波导和弧度为90度的弧形波导均被分为三层，底层材料为石墨烯，中层材料为二氧化硅，上层材料为硅，由此，第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第二微环谐振腔、半圆形波导和弧度为90度的弧形波导与基底以及缓冲层结合对电磁波有很强的束缚能力，同时对电磁波具有很强的压制能力，因此在正常工作时，器件的尺寸为纳米级别的尺寸，突破了目前光学器件受到光学衍射极限的限制，并且材料为石墨烯的第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第二微环谐振腔、半圆形波导和弧度为90度的弧形波导的底层平铺在缓冲层上表面，其宽度为30nm，可以保证器件单模工作状态，即对称边缘模式，这种单一的模式避免了工作时多种模式的相互影响，第一微环谐振腔和第二微环谐振腔的设置对工作波长具有很强的选择性，可以表现出两种逻辑状态即发生谐振时为逻辑“1”，失谐时为逻辑“0”，本发明利用第一微环谐振腔和第二微环谐振腔的级联，轻松的在不同的端口得到了两种逻辑结果，第一微环谐振腔和第二微环谐振腔的级联设计具有很强的灵活性，设计时可以紧凑排列，利于大规模的集成，解决了设计时，结构单一，器件不利于集成的问题；由此本发明的基于石墨烯表面等离子激元的异或/同或门结构紧凑，易于集成，尺寸较小。

附图说明

图1为本发明的基于石墨烯表面等离子激元的异或/同或门的立体图；

图2为本发明的基于石墨烯表面等离子激元的异或/同或门在第一直波导处沿竖直方向的剖视图；

图3(a)为本发明的基于石墨烯表面等离子激元的异或/同或门的同或逻辑输出端XNOR和异或逻辑输出端XOR的传输谱线一；

图3(b)为本发明的基于石墨烯表面等离子激元的异或/同或门的同或逻辑输出端XNOR和异或逻辑输出端XOR的传输谱线二；

图3(c)为本发明的基于石墨烯表面等离子激元的异或/同或门的同或逻辑输出端XNOR和异或逻辑输出端XOR的传输谱线三；

图3(d)为本发明的基于石墨烯表面等离子激元的异或/同或门的同或逻辑输出端XNOR和异或逻辑输出端XOR的传输谱线四。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

实施例：如图1和图2所示，一种基于石墨烯的表面等离子激元的异或/同或门，包括基底1、缓冲层2、第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第二微环谐振腔、半圆形波导和弧度为90度的弧形波导；基底1和缓冲层2分别为大小尺寸相同的立方体结构，缓冲层2层叠平铺在基底1的上表面上；第一直波导、第二直波导和第三直波导沿缓冲层2的宽度方向依次间隔平行排列，第一直波导、第二直波导和第三直波导平铺在缓冲层2的上表面上，第一直波导、第二直波导和第三直波导的长度方向与缓冲层2的长度方向平行，第一直波导、第二直波导和第三直波导的宽度均为30nm，第一直波导的长度等于缓冲层2的长度，第二直波导的长度为200nm，第三直波导的长度为400nm，第三直波导的长度小于第一直波导的长度；第一微环谐振腔和第二微环谐振腔沿缓冲层2的长度方向从前向后间隔平铺在缓冲层2的上表面上，第一微环谐振腔和第二微环谐振腔的中心连线平行于第一直波导的长度方向，第二微环谐振腔位于第一直波导和第二直波导之间，第一微环谐振腔与第一直波导之间的间距为5nm，第二微环谐振腔与第一直波导之间的间距为5nm，第二微环谐振腔与第二直波导之间的间距为5nm，第一微环谐振腔和第二微环谐振腔的宽度均为30nm，外圈半径均为100nm；半圆形波导的宽度为30nm，外圈半径为130nm，半圆形波导平铺在缓冲层2的上表面上，第二直波导的后端和第三直波导的后端齐平，第二直波导的后端和第三直波导的后端通过半圆形波导连接；第四直波导平铺在缓冲层2的上表面上，第四直波导的长度方向垂直于第一直波导的长度方向，第四波导的宽度为30nm，长度为300nm，第四直波导的后端伸到第一微环谐振腔和第二微环谐振腔之间，第一微环谐振腔与第四直波导之间的间距为5nm；弧形波导的宽度为30nm，弧形波导的外圈直径为100nm，弧形波导铺设在缓冲层2的上表面上，第四直波导的前端和第三直波导的前端通过半圆形波导连接；第二直波导的前端为异或/同或门的异或逻辑输出端，第一直波导的前端为异或/同或门的输入端，第一直波导的后端为异或/同或门的同或逻辑输出端；基底1的材料为硅，基底1的厚度为20nm，缓冲层2的材料为二氧化硅，缓冲层2的厚度为20nm；第一直波导由第一底层直波导3、第一中层直波导4和第一上层直波导5通过CMOS兼容工艺连接形成，第一底层直波导3的材料为石墨烯，第一底层直波导3的厚度为1nm，第一中层直波导4的材料为二氧化硅，第一中层直波导4的厚度为20nm，第一上层直波导5的材料为硅，第一上层直波导5的厚度为20nm；第二直波导由第二底层直波导24、第二中层直波导25和第二上层直波导26通过CMOS兼容工艺连接形成，第二底层直波导24的材料为石墨烯，第二底层直波导24的厚度为1nm，第二中层直波导25的材料为二氧化硅，第二中层直波导25的厚度为20nm，第二上层直波导26的材料为硅，第二上层直波导26的厚度为20nm；第三直波导由第三底层直波导18、第三中层直波导19和第三上层直波导20通过CMOS兼容工艺连接形成，第三底层直波导18的材料为石墨烯，第三底层直波导18的厚度为1nm，第三中层直波导19的材料为二氧化硅，第三中层直波导19的厚度为20nm，第三上层直波导20的材料为硅，第三上层直波导20的厚度为20nm；第四直波导由第四底层直波导12、第四中层直波导13和第四上层直波导14通过CMOS兼容工艺连接形成，第四底层直波导12的材料为石墨烯，第四底层直波导12的厚度为1nm，第四中层直波导13的材料为二氧化硅，第四中层直波导13的厚度为20nm，第四上层直波导14的材料为硅，第四上层直波导14的厚度为20nm；第一微环谐振腔由第一底层环形波导6、第一中层环形波导7和第一上层环形波导8通过CMOS兼容工艺连接形成，第一底层环形波导6的材料为石墨烯，第一底层环形波导6的厚度为1nm，第一中层环形波导7的材料为二氧化硅，第一中层环形波导7的厚度为20nm，第一上层环形波导8的材料为硅，第一上层环形波导8的厚度为20nm；第二微环谐振腔由第二底层环形波导9、第二中层环形波导10和第二上层环形波导11通过CMOS兼容工艺连接形成，第二底层环形波导9的材料为石墨烯，第二底层环形波导9的厚度为1nm，第二中层环形波导10的材料为二氧化硅，第二中层环形波导10的厚度为20nm，第二上层环形波导11的材料为硅，第二上层环形波导11的厚度为20nm；半圆形波导由底层半圆形波导21、中层半圆形波导22和上层半圆形波导23通过CMOS兼容工艺连接形成，底层半圆形波导21的材料为石墨烯，底层半圆形波导21的厚度为1nm，中层半圆形波导22的材料为二氧化硅，中层半圆形波导22的厚度为20nm，上层半圆形波导23的材料为硅，上层半圆形波导23的厚度为20nm；弧形波导由底层弧形波导15、中层弧形波导16和上层弧形波导17通过CMOS兼容工艺连接形成，底层弧形波导15的材料为石墨烯，底层弧形波导15的厚度为1nm，中层弧形波导16的材料为二氧化硅，中层弧形波导16的厚度为20nm，上层弧形波导17的材料为硅，上层弧形波导17的厚度为20nm。

以下通过实验对本发明的优益性进行验证：

当第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第二微环谐振腔、半圆形波导和弧度为90度的弧形波导的底层材料石墨烯的化学势为0.65eV时，同或逻辑输出端XNOR和异或逻辑输出端XOR的传输谱线如图3(a)所示，图3(a)中原点曲线表同或逻辑输出端的传输曲线，方块曲线表示异或逻辑输出端XOR的传输曲线。分析图3(a)可知：在工作频率29.37THz下逻辑结果为‘1’时，同或逻辑输出端XNOR输出-6.83dB，而逻辑结果为‘0’时，异或逻辑输出端XOR输出-28.01dB，此时，串扰达到-21.18dB。

当第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、半圆形波导和弧度为90度的弧形波导底层的石墨烯化学势为0.65eV，第二微环谐振腔中底层石墨烯化学势为0.90eV时，同或逻辑输出端XNOR和异或逻辑输出端XOR的传输谱线如图3(b)所示，图3(b)中原点曲线表同或逻辑输出端的传输曲线，方块曲线表示异或逻辑输出端XOR的传输曲线。分析图3(b)可知，在工作频率29.37THz下逻辑结果为‘1’时，异或逻辑输出端XOR输出-4.84dB，而逻辑结果为‘0’时，同或逻辑输出端XNOR输出-17.99dB，此时，串扰达到-13.15dB。

当第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、半圆形波导和弧度为90度的弧形波导底层的石墨烯化学势为0.90eV，第二微环谐振腔中底层石墨烯化学势为0.65eV时，同或逻辑输出端XNOR和异或逻辑输出端XOR的传输谱线如图3(c)所示，图3(c)中原点曲线表同或逻辑输出端的传输曲线，方块曲线表示异或逻辑输出端XOR的传输曲线。分析图3(c)可知，在工作频率29.37THz下逻辑结果为‘1’时，异或逻辑输出端XOR输出-2.98dB，而逻辑结果为‘0’时，同或逻辑输出端XNOR输出-14.92dB，此时，串扰达到-11.94dB。

当第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第二微环谐振腔、半圆形波导和弧度为90度的弧形波导底层石墨烯化学势为0.90eV时，同或逻辑输出端XNOR和异或逻辑输出端XOR的传输谱线如图3(d)所示，图3(d)中原点曲线表同或逻辑输出端的传输曲线，方块曲线表示异或逻辑输出端XOR的传输曲线。分析图3(d)可知，在工作频率29.37THz下逻辑结果为‘1’时，同或逻辑输出端XNOR输出2.14dB，而逻辑结果为‘0’时，异或逻辑输出端XOR输出-12.94dB，此时，串扰达到-10.8dB。

综上所述，基于石墨烯表面等离子激元的异或/同或门在结构采用了两个微环谐振器，使得设计更加紧凑、灵活，为进一步设计更加复杂的逻辑器件提供借鉴。同时，本发明中，第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第二微环谐振腔、半圆形波导和弧度为90度的弧形波导的最底层材料均为石墨烯，在满足表面等离激元传播特点的同时，可以使整个器件的尺寸大大缩减。从图3(a)、图3(b)、图3(c)和图3(d)可以看出，本文所设计的器件结构能很好的实现异或/同或的逻辑结果，最优串扰达到-21.18dB。

基于石墨烯表面等离子激元的异或/同或门专利购买费用说明

Q：办理专利转让的流程及所需资料

A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。

1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。

2：按规定缴纳著录项目变更手续费。

3：同时提交相关证明文件原件。

4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。

Q:专利著录项目变更费用如何缴交

A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式

Q：专利转让变更，多久能出结果

A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。