专利摘要

本发明公开了一种多路不相干脉冲合并计数系统及方法，包括n个级联的两路不相干脉冲合并电路和一个计数器；n为整数，且n≥2；每一个两路不相干脉冲合并电路用于实现输入的两路不相干脉冲分时合并；级联方式为：第1路脉冲和第2路脉冲输入第1个两路不相干脉冲合并电路，输出分时合并脉冲Uo1；第i‑1个两路不相干脉冲合并电路输出的分时合并脉冲Uo(i‑1)和第i+1路脉冲输入第i个两路不相干脉冲合并电路，输出分时合并脉冲Uoi；i＝2，3，…，n；第n个两路不相干脉冲合并电路输出的分时合并脉冲Uon输入计数器时钟端。本发明电路简单，成本低廉，可靠性高，很好地解决了多路不相干脉冲的合并计数问题。

权利要求

1.一种多路不相干脉冲合并计数系统，其特征在于，包括n个级联的两路不相干脉冲合并电路和一个计数器；n为整数，且n≥2；每一个两路不相干脉冲合并电路用于实现输入的两路不相干脉冲分时合并；

级联方式为：

第1路脉冲和第2路脉冲输入第1个两路不相干脉冲合并电路，输出分时合并脉冲Uo1；

第i-1个两路不相干脉冲合并电路输出的分时合并脉冲Uo(i-1)和第i+1路脉冲输入第i个两路不相干脉冲合并电路，输出分时合并脉冲Uoi；i＝2，3，…，n；

第n个两路不相干脉冲合并电路输出的分时合并脉冲Uon输入计数器时钟端。

2.根据权利要求1所述的多路不相干脉冲合并计数系统，其特征在于，每一个两路不相干脉冲合并电路均包括延时起点自动调节电路、脉冲时序比较电路、单稳态触发器、RC微分电路、电压比较器和脉冲组合电路；

将第i个两路不相干脉冲合并电路输入的两路不相干脉冲分别记为Ua和Ub；

所述脉冲时序比较电路、延时起点自动调节电路和脉冲组合电路的两个输入端均分别与Ua和Ub相连；脉冲时序比较电路的输出信号Ud和延时起点自动调节电路的输出信号Uc分别连接单稳态触发器的两个输入端；单稳态触发器的输出信号Ue连接到RC微分电路的输入端；所述RC微分电路的输出信号Uf连接电压比较器的输入端；所述电压比较器的输出信号Ug连接到所述脉冲组合电路的第三输入端；所述脉冲组合电路的输出信号即为分时合并脉冲Uoi。

3.根据权利要求2所述的多路不相干脉冲合并计数系统，其特征在于，当Ua和Ub为两个不相干的正窄脉冲时，两路不相干脉冲合并电路的结构为：

所述延时起点自动调节电路包括或非门U2A和二极管D3；或非门U2A的两个输入端分别连接Ua和Ub；或非门U2A的输出端连接二极管D3阴极；

所述脉冲时序比较电路包括与非门U3A；与非门U3A的两个输入端分别连接Ua和Ub；

所述单稳态触发器包括LM555CM芯片U1、电阻R1、电容C1和电容C2；U1的放电端和阈值端均连接二极管D3的阳极，U1的触发端连接与非门U3A的输出端；电阻R1一端连接U1的放电端和阈值端，另一端连接电源VDD；电容C1一端连接U1的放电端和阈值端，另一端连接电源地；电容C2一端连接U1的控制电源端，另一端连接电源地；

所述RC微分电路包括电容C3、电阻R2、电阻R3和二极管D4；电容C3的一端接U1的输出端，另一端记为连接点S，连接点S经电阻R2接电源VDD；电阻R3的一端和二极管D4的阴极均接连接点S，电阻R3的另一端和二极管D4的阳极均接电源地；

所述电压比较器包括LM393D芯片U4A、电阻R4、电阻R5、电容C4和电阻R6；U4A的正向输入端经电阻R4接电源VDD，经电阻R5接电源地；电容C4与电阻R5并联；U4A的反向输入端接连接点S；U4A的输出端经电阻R6接电源VDD；

所述脉冲组合电路包括二极管D1、二极管D2、二极管D5和电阻R7；

二极管D1、二极管D2和二极管D5的阳极分别接Ua、Ub和U4A的输出端；电阻R7一端接电源地，另一端与D1、D2和D5的阴极相连，即为输出Uoi。

4.根据权利要求2所述的多路不相干脉冲合并计数系统，其特征在于，当所述Ua和Ub为两个不相干的负窄脉冲时，两路不相干脉冲合并电路的结构为：

所述延时起点自动调节电路包括与门U2A和二极管D3；与门U2A的两个输入端分别连接Ua和Ub；与门U2A的输出端连接二极管D3阴极；

所述脉冲时序比较电路包括或门U3A；或门U3A的两个输入端分别连接Ua和Ub；

所述单稳态触发器包括LM555CM芯片U1、电阻R1、电容C1和电容C2；U1的放电端和阈值端均连接二极管D3的阳极，U1的触发端连接或门U3A的输出端；电阻R1一端连接U1的放电端和阈值端，另一端连接电源VDD；电容C1一端连接U1的放电端和阈值端，另一端连接电源地；电容C2一端连接U1的控制电源端，另一端连接电源地；

所述RC微分电路包括电容C3、电阻R2、电阻R3和二极管D4；电容C3的一端接U1的输出端，另一端记为连接点S，连接点S经电阻R2接电源VDD；电阻R3的一端和二极管D4的阴极均接连接点S，电阻R3的另一端和二极管D4的阳极均接电源地；

所述电压比较器包括LM393D芯片U4A、电阻R4、电阻R5、电容C4和电阻R6；U4A的反向输入端经电阻R4接电源VDD，经电阻R5接电源地；电容C4与电阻R4并联；U4A的正向输入端接连接点S；U4A的输出端经电阻R6接电源VDD；

所述脉冲组合电路包括二极管D1、二极管D2、二极管D5和电阻R7；

二极管D1、二极管D2和二极管D5的阴极分别接Ua、Ub和U4A的输出端；电阻R7一端接电源VDD，另一端与D1、D2和D5的阳极相连，即为输出Uoi。

5.一种多路不相干脉冲合并计数方法，其特征在于，将n个两路不相干脉冲合并电路级联实现n+1路不相干脉冲的分时合并；n为整数，且n≥2；每一个两路不相干脉冲合并电路用于实现输入的两路不相干脉冲分时合并；

将级联的第n个两路不相干脉冲合并电路输出的分时合并脉冲送往计数器的时钟端，实现n+1路不相干脉冲的合并计数；

所述级联方式为：

第1路脉冲和第2路脉冲输入第1个两路不相干脉冲合并电路，输出分时合并脉冲Uo1；

第i-1个两路不相干脉冲合并电路输出的分时合并脉冲Uo(i-1)和第i+1路脉冲输入第i个两路不相干脉冲合并电路，输出分时合并脉冲Uoi；i＝2，3，…，n。

6.根据权利要求5所述的多路不相干脉冲合并计数方法，其特征在于，第i个两路不相干脉冲合并电路实现输入的两路不相干脉冲分时合并的方法为：

将第i个两路不相干脉冲合并电路输入的两路不相干脉冲分别记为Ua和Ub；Ua和Ub同时送往脉冲时序比较电路、延时起点自动调节电路和脉冲组合电路；脉冲时序比较电路的输出信号Ud和延时起点自动调节电路的输出信号Uc分别连接单稳态触发器的两个触发输入端；单稳态触发器的输出信号Ue连接到RC微分电路的输入端，所述RC微分电路的输出信号Uf连接到电压比较器的输入端，所述电压比较器的输出信号Ug连接到所述脉冲组合电路，所述脉冲组合电路的输出信号即为分时合并脉冲Uoi。

7.根据权利要求6所述的多路不相干脉冲合并计数方法，其特征在于，

当两路不相干脉冲Ua和Ub在时间上完全错开时，所述脉冲时序比较电路无脉冲输出，所述单稳态触发器和电压比较器的输出电平不发生翻转，只有Ua和Ub直接送到脉冲组合电路合并后输出两个脉冲；

当两路不相干脉冲Ua、Ub在时间上完全重叠或部分重叠时，所述脉冲时序比较电路输出一个脉冲，并依次经过单稳态触发器、RC微分电路和电压比较器进行延时整形后送往脉冲组合电路，与由Ua和Ub合并而成的一个脉冲进行组合，从而也输出两个脉冲。

说明书

技术领域

本发明属于电子技术领域，涉及数字电子技术与模拟电子技术的应用，特别涉及一种多路不相干脉冲合并计数系统及方法。

背景技术

在产品数量统计和人数统计中，经常存在多路数据合并的问题。现有的方法是先对每一路传感器输出的脉冲进行计数，再将每一路数据通过通信接口电路以有线或无线方式传送到一个加法器、中央处理器或计算机进行求和统计。这种方法每一路都用到计数电路、通信电路、显示装置，使得系统比较复杂。特别是多门房间的人数统计中，由于每个门的计数数据可能为负，需要考虑符号位，使得电路更复杂，成本高，性价比低，维护难度大。

显然，每一路传感器输出的脉冲在时间上是互不相干的。本发明的目的是要提供一种多路不相干脉冲合并计数的简单电路方法，避免在计数系统中重复使用计数电路、通信电路、显示装置等，从而大幅提高性价比，大幅减小维护难度。

发明内容

本发明所解决的技术问题是，针对上述现有技术的缺陷，本发明提供一种多路不相干脉冲合并计数系统及方法，电路简单，成本低廉，可靠性高，很好地解决了多路不相干脉冲的合并计数问题。

本发明所提供的技术方案为：

一种多路不相干脉冲合并计数系统，包括n个级联的两路不相干脉冲合并电路和一个计数器；n为整数，且n≥2；

每一个两路不相干脉冲合并电路用于实现输入的两路不相干脉冲分时合并；

级联方式为：

第1路脉冲和第2路脉冲输入第1个两路不相干脉冲合并电路，输出分时合并脉冲Uo1；

第i-1个两路不相干脉冲合并电路输出的分时合并脉冲Uo(i-1)和第i+1路脉冲输入第i个两路不相干脉冲合并电路，输出分时合并脉冲Uoi；i＝2，3，…，n；

第n个两路不相干脉冲合并电路输出的分时合并脉冲Uon输入计数器时钟端。

每一个两路不相干脉冲合并电路均包括延时起点自动调节电路、脉冲时序比较电路、单稳态触发器、RC微分电路、电压比较器和脉冲组合电路；

将第i个两路不相干脉冲合并电路输入的两路不相干脉冲分别记为Ua和Ub；Ua和Ub同时送往脉冲时序比较电路、延时起点自动调节电路和脉冲组合电路；脉冲时序比较电路的输出信号Ud和延时起点自动调节电路的输出信号Uc分别连接单稳态触发器的两个输入端；单稳态触发器的输出信号Ue连接到RC微分电路的输入端，所述RC微分电路的输出信号Uf连接到电压比较器的输入端，所述电压比较器的输出信号Ug连接到所述脉冲组合电路，所述脉冲组合电路的输出信号即为分时合并脉冲Uoi。

所述Ua和Ub为两个不相干的正窄脉冲或负窄脉冲。

当Ua和Ub为两个不相干的正窄脉冲时，两路不相干脉冲合并电路结构为：

所述延时起点自动调节电路包括或非门U2A和二极管D3；或非门U2A的两个输入端分别连接Ua和Ub；或非门U2A的输出端连接二极管D3阴极；

所述脉冲时序比较电路包括与非门U3A；与非门U3A的两个输入端分别连接Ua和Ub；

所述单稳态触发器包括LM555CM芯片U1、电阻R1、电容C1和电容C2；U1的放电端和阈值端【DIS端和THR端】均连接二极管D3的阳极，U1的触发端【TRI端】连接与非门U3A的输出端；电阻R1一端连接U1的放电端和阈值端，另一端连接电源VDD；电容C1一端连接U1的放电端和阈值端，另一端连接电源地；电容C2一端连接U1的控制电源端【CON端】，另一端连接电源地；

所述RC微分电路包括电容C3、电阻R2、电阻R3和二极管D4；电容C3的一端接U1的输出端，另一端记为连接点S，连接点S经电阻R2接电源VDD；电阻R3的一端和二极管D4的阴极均接连接点S，电阻R3的另一端和二极管D4的阳极均接电源地；

所述电压比较器包括LM393D芯片U4A、电阻R4、电阻R5、电容C4和电阻R6；U4A的正向输入端经电阻R4接电源VDD，经电阻R5接电源地；电容C4与电阻R5并联；U4A的反向输入端接连接点S；U4A的输出端经电阻R6接电源VDD；

所述脉冲组合电路包括二极管D1、二极管D2、二极管D5和电阻R7；

二极管D1、二极管D2和二极管D5的阳极分别接Ua、Ub和U4A的输出端；电阻R7一端接电源地，另一端与D1、D2和D5的阴极相连，即为输出Uoi。

当Ua和Ub为两个不相干的负窄脉冲时，两路不相干脉冲合并电路结构为：

所述延时起点自动调节电路包括与门U2A和二极管D3；与门U2A的两个输入端分别连接Ua和Ub；与门U2A的输出端连接二极管D3阴极；

所述脉冲时序比较电路包括或门U3A；或门U3A的两个输入端分别连接Ua和Ub；

所述单稳态触发器包括LM555CM芯片U1、电阻R1、电容C1和电容C2；U1的放电端和阈值端均连接二极管D3的阳极，U1的触发端连接或门U3A的输出端；电阻R1一端连接U1的放电端和阈值端，另一端连接电源VDD；电容C1一端连接U1的放电端和阈值端，另一端连接电源地；电容C2一端连接U1的控制电源端，另一端连接电源地；

所述RC微分电路包括电容C3、电阻R2、电阻R3和二极管D4；电容C3的一端接U1的输出端，另一端记为连接点S，连接点S经电阻R2接电源VDD；电阻R3的一端和二极管D4的阴极均接连接点S，电阻R3的另一端和二极管D4的阳极均接电源地；

所述电压比较器包括LM393D芯片U4A、电阻R4、电阻R5、电容C4和电阻R6；U4A的反向输入端经电阻R4接电源VDD，经电阻R5接电源地；电容C4与电阻R4并联；U4A的正向输入端接连接点S；U4A的输出端经电阻R6接电源VDD；

所述脉冲组合电路包括二极管D1、二极管D2、二极管D5和电阻R7；

二极管D1、二极管D2和二极管D5的阴极分别接Ua、Ub和U4A的输出端；电阻R7一端接电源VDD，另一端与D1、D2和D5的阳极相连，即为输出Uoi。

一种多路不相干脉冲合并计数方法，将n个两路不相干脉冲合并电路级联实现n+1路不相干脉冲的分时合并；每一个两路不相干脉冲合并电路用于实现输入的两路不相干脉冲分时合并；

将级联的第n个两路不相干脉冲合并电路输出的分时合并脉冲送往计数器的时钟端，实现n+1路不相干脉冲的合并计数；

所述级联方式为：

第1路脉冲和第2路脉冲输入第1个两路不相干脉冲合并电路，输出分时合并脉冲Uo1；

第i-1个两路不相干脉冲合并电路输出的分时合并脉冲Uo(i-1)和第i+1路脉冲输入第i个两路不相干脉冲合并电路，输出分时合并脉冲Uoi；i＝2，3，…，n。

第i个两路不相干脉冲合并电路实现输入的两路不相干脉冲分时合并的方法为：

将第i个两路不相干脉冲合并电路输入的两路不相干脉冲分别记为Ua和Ub；Ua和Ub同时送往脉冲时序比较电路、延时起点自动调节电路和脉冲组合电路；脉冲时序比较电路的输出信号Ud和延时起点自动调节电路的输出信号Uc分别连接单稳态触发器的两个触发输入端；单稳态触发器的输出信号Ue连接到RC微分电路的输入端，所述RC微分电路的输出信号Uf连接到电压比较器的输入端，所述电压比较器的输出信号Ug连接到所述脉冲组合电路，所述脉冲组合电路的输出信号即为分时合并脉冲Uoi。

两路传感器输出的脉冲Ua、Ub是占空比很小的窄脉冲，在时间上是互不相干的。因此合并计数需要考虑Ua、Ub在时间上完全错开、完全重叠或部分重叠等各种情况。为此，将两路不相干脉冲Ua、Ub同时送往脉冲时序比较电路、延时起点自动调节电路和脉冲组合电路。所述脉冲时序比较电路输出Ud和延时起点自动调节电路输出Uc都连接到单稳态触发器，所述单稳态触发器输出Ue连接到RC微分电路，所述RC微分电路输出Uf连接到电压比较器，所述电压比较器输出Ug连接到所述脉冲组合电路，所述脉冲组合电路输出Uoi即为合并计数脉冲，送往计数器的时钟端就可实现合并计数。

当两路不相干脉冲Ua、Ub在时间上完全错开时，所述脉冲时序比较电路无脉冲输出，所述单稳态触发器和电压比较器不翻转，只有Ua、Ub直接送到脉冲组合电路合并后输出两个脉冲。

当两路不相干脉冲Ua、Ub在时间上完全重叠或部分重叠时，则脉冲时序比较电路输出一个脉冲依次经过单稳态触发器、RC微分电路和电压比较器进行延时整形后送往脉冲组合电路，与Ua、Ub合并而成的一个脉冲进行组合，从而也输出两个脉冲。

为了确保依次经过单稳态触发器、RC微分电路和电压比较器延时整形后的脉冲不会与Ua、Ub在时间上重叠，采用延时起点自动调节电路检测到Ua、Ub过后才开始触发延时，使得电压比较器输出Ug与Ua、Ub在时间上完全错开。

有益效果：

本发明应用逻辑门电路、单稳态触发器、电压比较器等中小规模集成电路实现多路不相干脉冲合并计数，电路简单，成本低廉，可靠性高，很好地解决了多路不相干脉冲的合并计数问题。

本发明所述方法解决了现有技术在多路数据统计中重复采用计数电路、通信电路和显示装置造成系统复杂、成本高、维护难度大的缺陷，使得近距离多路不相干脉冲的合并计数电路变得简单可靠，成本低廉。

附图说明

图1为两路不相干脉冲合并电路的结构框图。

图2为两路不相干脉冲合并电路的工作波形图。

图3为本发明实施例的整体结构框图。

图4为两路不相干的正窄脉冲合并电路的电路图。

图5为两路不相干的负窄脉冲合并电路的电路图。

具体实施方式

以下结合附图和具体实施方式对本发明进行进一步具体说明。

本发明公开了一种多路不相干脉冲合并计数系统及方法，计数系统包括n个级联的两路不相干脉冲合并电路和一个计数器；n为整数，且n≥2；每一个两路不相干脉冲合并电路用于实现输入的两路不相干脉冲分时合并；

级联方式为：

第1路脉冲和第2路脉冲输入第1个两路不相干脉冲合并电路，输出分时合并脉冲Uo1；

第i-1个两路不相干脉冲合并电路输出的分时合并脉冲Uo(i-1)和第i+1路脉冲输入第i个两路不相干脉冲合并电路，输出分时合并脉冲Uoi；i＝2，3，…，n；

第n个两路不相干脉冲合并电路输出的分时合并脉冲Uon输入计数器时钟端。

如图1所示，为两路不相干脉冲合并电路的结构框图，由延时起点自动调节电路1、单稳态触发器2、脉冲组合电路3、脉冲时序比较电路4、RC微分电路5和电压比较器6组成。两路不相干脉冲Ua、Ub同时送往脉冲时序比较电路4、延时起点自动调节电路1和脉冲组合电路3输入端，脉冲时序比较电路4输出Ud和延时起点自动调节电路1输出Uc都连接到单稳态触发器2的触发输入端，单稳态触发器2输出Ue连接到RC微分电路5输入端，RC微分电路5输出Uf连接到电压比较器6输入端，电压比较器6输出Ug连接到脉冲组合电路3输入端，脉冲组合电路3则把Ua、Ub和Ug三路脉冲信号合并成一路脉冲信号Uo1输出，Uo1的脉冲个数即为Ua、Ub脉冲个数的总和。将Uo1送往计数器的时钟端就可实现Ua、Ub的合并计数。

两路不相干脉冲Ua、Ub可以是正窄脉冲，也可以是负窄脉冲。

如图2所示，Ua、Ub为正窄脉冲，在时间上互不相干，即Ua、Ub在时间上可能完全错开，也可能完全重叠或部分重叠。当Ua、Ub在时间上完全错开时，脉冲时序比较电路4输出Ud一直处于高电平，即无脉冲输出，单稳态触发器2处于稳态不翻转，输出Ue为低电平，RC微分电路5输出Uf无微分脉冲，电压比较器6不翻转，输出Ug一直处于低电平而无正脉冲，只有Ua、Ub直接送到脉冲组合电路3输入端，经脉冲组合电路3合并后输出Uo1含两个脉冲，将其送往计数器时钟端即可实现正确计数。

当Ua、Ub在时间上完全重叠或部分重叠时，则脉冲时序比较电路4输出Ud在Ua和Ub的重叠期间翻转为低电平，使单稳态触发器2进入暂稳态，输出Ue变为高电平，RC微分电路5输出Uf出现正向微分脉冲，电压比较器6仍不翻转，输出Ug一直处于低电平。然而，在Ua和Ub为高电平期间，延时起点自动调节电路1输出Uc为低电平，使单稳态触发器2的定时电容并未开始充电，只有当Ua和Ub高电平脉冲过后，Uc变为高电平，使单稳态触发器2的定时电容开始充电，经过一定时间τ后单稳态触发器2回到稳态，输出Ue由高电平变为低电平，RC微分电路5输出Uf出现负向微分脉冲，使电压比较器6发生翻转而使输出Ug出现一个正窄脉冲，送往脉冲组合电路3的一个输入端，与Ua、Ub合并而成的一个脉冲进行组合，从而使Uo1出现两个脉冲，将其送往计数器时钟端即可实现正确计数。

特别说明，延时起点自动调节电路1输出Uc用于控制单稳态触发器2中的定时电容的充电起点。由图2可以看出，Ua和Ub的重叠时间不同，延时起点自动调节电路1输出Uc为低电平的时间不同，则单稳态触发器2中的定时电容的充电起点不同，使得单稳态触发器2处于暂稳态的时间tW不同，输出Ue恢复为低电平的时间不同，从而使RC微分电路5输出Uf出现负向微分脉冲的时间不同，导致电压比较器6输出Ug出现正窄脉冲的时间总是在Ua、Ub高电平脉冲过后，确保任何情况下Ug不会与Ua、Ub重叠。

综上所述，无论两路不相干正脉冲Ua、Ub在时间上完全错开还是完全重叠或部分重叠，输出Uo1的脉冲个数总是为Ua、Ub脉冲个数之和。将Uo1送往计数器的时钟端就可实现Ua、Ub的合并计数。

图3为本发明实施例的整体结构框图。将第3路不相干脉冲Uc与第1个两路不相干脉冲合并电路【(1)#两路不相干脉冲合并电路】的输出Uo1同时输入第2个两路不相干脉冲合并电路【(2)#两路不相干脉冲合并电路】就可将三路不相干脉冲合并输出Uo2；将第4路不相干脉冲Ud与第2个两路不相干脉冲合并电路【(2)#两路不相干脉冲合并电路】的输出Uo2同时输入第3个两路不相干脉冲合并电路【(3)#两路不相干脉冲合并电路】就可将四路不相干脉冲合并输出Uo3；以此类推，将第n+1路不相干脉冲Un+1与第(n-1)个两路不相干脉冲合并电路【(n-1)#两路不相干脉冲合并电路】的输出Uo(n-1)同时输入第n个两路不相干脉冲合并电路【(n)#两路不相干脉冲合并电路】就可将n+1路不相干脉冲合并输出Uon；将Uon送往计数器的时钟端就可实现n+1路不相干脉冲的合并计数。

图4为两路不相干的正窄脉冲合并电路的电路图。Ua、Ub为两个不相干的正窄脉冲；或非门U2A的两个输入端连接Ua、Ub，U2A的输出端连接二极管D3阴极构成延时起点自动调节电路1，D3阳极连接到LM555CM芯片U1的放电端和阈值端【DIS端和THR端】；与非门U3A构成脉冲时序比较电路4，U3A的两个输入端连接Ua、Ub，U3A的输出端连接到U1的触发端【TRI端】；U1、电阻R1、电容C1和C2构成单稳态触发器2，U1输出端连接电容C3的一端；电容C3、电阻R2、电阻R3、二极管D4构成RC微分电路5；LM393D芯片U4A、电阻R4、电阻R5、电容C4、电阻R6构成电压比较器6；二极管D1、二极管D2、二极管D5、电阻R7连接组成的二极管或门电路构成脉冲组合电路3，D1、D2、D5的阴极与R7的连接端即为输出Uo1。

当Ua、Ub在时间上完全错开时，与非门U3A输出Ud一直处于高电平，即无脉冲输出，U1处于稳态不翻转，U1输出Ue为低电平，C3与R3的连接点输出Uf＝Vcc/2(无微分脉冲)，U4A“-”端电压高于“+”端电压，U4A输出Ug一直处于低电平而无正脉冲，只有Ua、Ub分别经D1、D2到达输出端Uo1(含两个脉冲)，将其送往计数器时钟端即可实现正确计数。

当Ua、Ub在时间上完全重叠或部分重叠时，则与非门U3A输出Ud在Ua和Ub的重叠期间翻转为低电平，使U1进入暂稳态，U1输出Ue变为高电平，C3与R2、R3的连接点输出Uf出现正向微分脉冲，U4A的“-”端高于“+”端，U4A仍不翻转，U4A输出Ug一直处于低电平。然而，在Ua和Ub为高电平期间，U2A输出低电平，D3导通，使U1外接的定时电容C1短接而并未开始充电；只有当Ua和Ub高电平过后，U2A输出端变为高电平，D3截止，使U1外接的定时电容C1开始充电，经过一定时间τ后U1回到稳态，U1输出端Ue由高电平变为低电平，C3与R2、R3的连接点输出Uf出现负向微分脉冲，使U4A的“-”端低于“+”端而发生翻转，使U4A输出端Ug出现一个正窄脉冲，经过D5到达输出端Uo1，而Ua、Ub经过D1、D2、R7或运算也得到一个脉冲，因此使Uo1出现两个脉冲，将其送往计数器时钟端即可实现正确计数。

如图5所示，为两路不相干的负窄脉冲合并电路的电路图。当Ua、Ub为两个不相干的负窄脉冲时，则可采用与门构成延时起点自动调节电路1，采用或门构成脉冲时序比较电路4，采用二极管与门电路构成脉冲组合电路3，同样可实现两路不相干脉冲的合并输出。

上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

一种多路不相干脉冲合并计数系统及方法专利购买费用说明

Q：办理专利转让的流程及所需资料

A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。

1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。

2：按规定缴纳著录项目变更手续费。

3：同时提交相关证明文件原件。

4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。

Q:专利著录项目变更费用如何缴交

A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式

Q：专利转让变更，多久能出结果

A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。