专利摘要

本发明提供了一种用于相变存储器的硅掺杂的铋碲基材料及其制备方法，本发明硅掺杂的铋碲基材料的化学通式为BixTeySi100-(x+y)，其中x、y满足：0＜x≤40，0＜y≤60，90≤x+y＜100。所发明的硅掺杂的铋碲基材料，在施加电脉冲信号的情况下，发生了高阻态与低阻态之间的可逆转换特性，可以用于相变存储器。与传统的用于相变存储器的GeTe、SiSbTe、GeSbTe等相变薄膜材料相比，本发明硅掺杂的铋碲基材料组分简单、相变速度更快、相变所需能量更低，且与互补金属氧化物半导体(CMOS)器件制造工艺兼容性非常好，是一种优异的相变存储器的新存储材料。

说明书

技术领域

本发明属于微电子领域，具体涉及一种可用于相变存储器的相变存储材料及其制备方法。

背景技术

更高的密度、更低的功耗，更低的成本和更快的速度是存储器设计和制造者追求的永恒目标。在现有的存储技术中，相变存储器(PCRAM)由于具有高速读取、高可擦写次数、抗辐射、非易失性、元件尺寸小、可实现多级存储、以及与CMOS工艺兼容性好的优点，被国际半导体工业协会认为最有可能取代目前的闪存存储器而成为未来存储器主流产品之一，也是最先可能商用化的下一代存储器件。

相变存储器技术是基于Ovshinsky在20世纪60年代末(Phys.Rev.Lett.，21，1450～1453，1968)和70年代初(Appl.Phys.Lett.，18，254～257，1971)提出的相变薄膜材料可以应用于相变存储器介质的构想建立起来的。相变存储器的基本原理是利用相变薄膜材料为存储介质，采用编程的电脉冲使相变薄膜在不同的结构相之间进行可逆的转换来存储数据。而且该存储单元的状态是非易失的，即当其被设置为一个状态时，即使切断电源，该存储单元仍保持设置后的电阻值，除非重新设置。存储单元由电介质材料所限定的小孔并被相变材料所填充。电极接触使电流通过该通道产生焦耳热对该单元进行编程，或者读取该单元的电阻状态。由CMOS工艺形成的控制电路与相变存储单元集成以后形成的相变存储器，其关键为可记录的相变薄膜功能材料。

目前用于相变存储器的相变材料主要为硫系化合物，有GeSbTe、AgInSbTe、GeTeAsSi、GeBiTe、InTe、AsSbTe、GeSbTeN、GeSbTeSn、AgInSbTe、GeSbTeO、AsTeAg、和AuSbTe等等。但是更高的存储密度和更快的数据传输率的要求对相变材料提出了更多的要求。为保持与其他存储技术的竞争力，所使用的材料必须具有快速结晶和再结晶的能力以保证最大的数据传输速率。为了得到更高的存储密度，还有一些问题必须解决，例如擦除过程(晶化)电流脉冲高。同时某些相变材料的组元比较复杂，而某些相变材料与半导体制备工艺兼容性也不好，制作成本大，不适合大批量生产。寻找相变速度更快的相变存储器存储材料，克服如上这些缺点，正是本发明的出发点。

目前最常用的主要是Ge₂Sb₂Te₅和Sb₂Te₃。如申请公布号为CN102185106A的发明文献揭示了一种用于相变存储器的SiBiTe系薄膜材料，该材料将大量的Si以非晶的形态存在于BiTe材料周围，Si原子并未掺入BiTe材料中，只起到隔离的作用，在相变过程中只有BiTe晶粒发生相变，这样的缺陷在于：由于非晶Si电阻很高，导致了材料在晶态与非晶态都保持在一个很高的电阻(晶态10⁴欧姆以上，非晶态10⁶欧姆以上)，导致了很大的写电流与擦除电流。

发明内容

本发明的目的在于针对目前现有相变材料的存在的不足，提供一种用于相变存储器的存储材料，具有相变速度快、擦除过程电流脉冲低以及与半导体制备工艺兼容性好的特点。

本发明提供一种用于相变随机存储器的铋碲基存储材料，其组分表达式为Bi_xTe_ySi_100-(x+y)，其中x、y满足：0＜x≤40，0＜y≤60，90≤x+y＜100。

进一步地，所述铋碲基存储材料为电阻会在外部能量的作用下发生高阻和低阻之间的可逆转换的存储材料，电阻变化幅度在一个数量级以上。

制备所述的硅掺杂的铋碲基存储材料的方法，具体为：

1)制备Bi_xTe_y合金靶；

2)对Bi_xTe_y合金靶上贴置Si片；

3)以Ar作为溅射气体对贴置Si片后的合金靶进行溅射，制备得到硅掺杂的铋碲基存储存储材料。

进一步地，溅射功率为0～60W，溅射Ar气压为0.78～0.82Pa。

进一步地，溅射功率为50W，溅射Ar气压为0.8Pa。

本发明的技术效果体现在：与现有的相变存储材料相比，本发明提供的BiTe基相变存储材料具有更快的晶化速度，同时BiTe基的晶态电阻小，有效降低了擦除过程电流脉冲。考虑到BiTe基相变材料晶化温度比较低，将影响其室温稳定性及其在相变存储器中的应用，因此本发明对BiTe基相变材料进行Si掺杂，利用BiTe材料自身缺陷，使掺杂的元素Si取代了BiTe基材料中的Te的位置，与Bi成键，形成均一的化学式为Bi_xTe_ySi_100-(x+y)的薄膜。由于Si的高配位数(4)以及相对较高的键能，提高了BiTe基材料非晶态的稳定性。本发明所述的硅掺杂铋碲基相变存储材料晶态电阻(10²欧姆左右)与非晶态电阻(10⁴欧姆左右)都较小，有效降低了写电流与擦除电流。所述相变存储材料Bi_xTe_ySi_100-(x+y)薄膜有明显的开关特性，阈值电流随着Si掺杂含量的提高而增大。

附图说明

图1基于硅掺杂的铋碲基存储材料的相变存储单元的结构示意图。

图2基于硅掺杂的铋碲基存储材料Bi₄₀Te₅₄Si₆的相变存储器单元的I-V特性曲线图。

图3基于硅掺杂的铋碲基存储材料Bi₄₀Te₅₀Si₁₀的相变存储器单元的R-I特性曲线图。

图4硅掺杂的铋碲基存储材料沉积态与退火后的进行X射线衍射图谱。

图5硅掺杂的铋碲基存储材料中Si原子2p电子的XPS谱线图。

图6硅掺杂的铋碲基存储材料中Bi原子4f电子的XPS谱线图。

图7本发明可用于的“T”字形相变存储器单元结构示意图。

图8本发明可用于的“工”字形相变存储器单元结构示意图。

图9本发明可用于的线型相变存储器单元结构示意图。

具体实施方式

下面通过具体实施例的阐述，以进一步说明本发明实质性特点和显著的进步，但本发明绝非仅局限于实施例。

本实施例所述的一种相变存储材料为Si掺杂的BiTe基材料，其化学组成式为Bi_xTe_ySi_100-(x+y)，其中x、y满足：0＜x≤40，0＜y≤60，90≤x+y＜100。

本发明提供的Si掺杂的BiTe基材料很容易形成非晶态，在施加电脉冲信号时，本发明存储材料的电阻会发生高阻和低阻之间的可逆转换特性，变化幅度在一个数量级以上，这两个不同的电阻状态可以分别用于代表存储的“0”态和“1”态，因此利用这种阻值的可逆变化现象，可以构造电可擦写的非易失性存储器。

制备所述的硅掺杂的铋碲基存储材料的方法，具体为：

1)制备Bi_xTe_y合金靶；

2)对Bi_xTe_y合金靶上贴置Si片；

3)以Ar作为溅射气体对贴置Si片后的合金靶进行溅射，制备得到硅掺杂的铋碲基存储存储材料。

溅射功率为0～60W(优选50W)，溅射Ar气压为0.78～0.82Pa(优选0.8Pa)。

实施例一

本发明所述的Si掺杂的BiTe基存储材料的制备方法可采用溅射法、化学气相沉积法、蒸发法、原子层沉积法、金属有机物热分解法或激光辅助沉积法等方法中任意一种制备方法。

本文实施例选用磁控溅射方法制备Si掺杂Bi₂Te₃薄膜。首先制备好直径为100mm、厚度为5mm的Bi₂Te₃靶材，靶的纯度为99.999％(原子百分比)，大小为2*10mm的Si片均匀地贴在Bi₂Te₃合金靶上，通过调节溅射气压来改变Bi与Te的原子比，通过改变Si片的数量来改变掺杂量多少。然后用磁控溅射的方法，溅射时通入纯度为99.999％的Ar气。

具体的工艺参数如下：Bi₂Te₃靶采用射频功率电源，功率为50W；溅射气压为0.8Pa；每次溅射前预溅射1小时以保证Si片表面的SiO₂被去除干净。每次改变贴在Bi₂Te₃靶上的Si片数量就可以得到不同Si含量的Bi_xTe_ySi_z相变存储薄膜。通过台阶仪分析得到薄膜的厚度，用扫描电子显微镜附带的能谱仪分析，可以得到薄膜中各个元素所占的原子百分比。运用如上的分析测试得到Bi₂Te₃靶射频功率为50W，不加Si片时，薄膜组分为Bi₂Te₃；Bi₂Te₃靶射频功率为50W、Si片数量为6片时，薄膜组分为Bi₄₀Te₅₇Si₃；Bi₂Te₃靶射频功率为50W、Si片数量为10片时，薄膜组分为Bi₄₀Te₅₄Si₆；Bi₂Te₃靶射频功率为50W、Si片数量为14片时，薄膜组分为Bi₄₀Te₅₀Si₁₀；

实施例二

为了方便地测试BiTe基存储材料的电学性能，采用如图1所示的简单的三层结构，图中1为上电极，2为相变功能材料Bi_xTe_ySi_100-(x+y)，3为下电极，4为衬底。其中的中间的存储材料采用不同成分的Bi_xTe_ySi_100-(x+y)薄膜材料。各膜层的尺寸如下：衬底为覆盖一层SiO₂薄膜的Si片；下电极为TiW，膜厚为150nm；中间为相变功能材料以Bi₄₀Te₅₄Si₆为例，厚度为60nm；上电极为TiW，膜厚为120nm；三层结构的平面尺寸为60μm*80μm。用探针台对上述构造的三层结构单元进行电流-电压(I-V)测试，让两个探针分别于上、下电极接触，施加幅度逐渐增加的直流电流脉冲信号，并测量存储单元所对应的电压，得到的结果如图2所示，由图可知材料的相变存储器存储单元的阈值电流和阈值电压及电阻变化特性。从图中可看出Bi_xTe_ySi_100-(x+y)薄膜明显的开关特性。对于本发明而言，所述相变存储材料的阈值电流随着Si掺杂含量的提高而明显增大，体现了非晶态的稳定性即数据保持力的提高。因此，在实际应用中可以通过调节Si含量而改变阈值电流与结晶温度。

图3以Bi₄₀Te₅₄Si₆为例说明了本发明所述硅掺杂的铋碲基存储材料两态的电阻变化，电阻值由初始非晶态的6865.9欧姆降到了晶态的188.4欧姆，变化幅度大于一个数量级。

实施例三

本实施里针对实施例一所述的硅掺杂的铋碲基存储材料之一Bi₄₀Te₅₀Si₁₀，进行沉积态与退火后的进行X射线衍射测试，测试结果如图4所示。图中a为沉积态，b为300℃退火3min后的多晶态。由XRD图谱可知，Si掺杂的BiTe基相变存储材料在晶态时表现出单一的三角晶系的结构。

实施例四

本实施例对实施例一所述的硅掺杂的铋碲基存储材料进行XPS测试，测试结果如图5和图6所示。图5为硅掺杂的铋碲基存储材料中Si原子2p电子的XPS谱线，由其能量值(101.75eV)排除了Si-O键(103.1eV)与Si-Si键(98.6ev)存在的可能；图6为硅掺杂的铋碲基存储材料中Bi原子4f电子的XPS谱线，与未掺杂的铋碲基存储材料中的Bi原子相比，在较低能量的地方出现了两个新的峰(162.6eV与157.3eV)，且由峰位的能量值排除了Bi-O(164.5eV与159.1eV)键或Bi-Bi(162eV与156.65eV)键的可能，说明了Si与Bi原子成键。

本发明提供的硅掺杂的铋碲基材料有效地提高了BiTe基材料非晶态的稳定性，结构均匀、晶相单一，器件性能稳定。同时本发明提供的硅掺杂的铋碲基材料电阻值较小，有效地降低了写电流和擦写电流脉冲。

本发明除应用于“T”字形相变存储器单元结构有效外，对“工”字形结构、线型结构、非对称结构以及边接触型结构同样有效。图7和8分别为本发明可用于的“T”字形和“工”字形相变存储器单元结构示意图，图中1为上电极，2为相变功能材料Bi_xTe_ySi_100-(x+y)，3为下电极，4为衬底，5为隔离层。图9本发明可用于的线型相变存储器单元结构示意图，图9中1为左电极，2为相变功能材料Bi_xTe_ySi_100-(x+y)，3为右电极，4为衬底，5为隔离层。

用于相变存储器的硅掺杂的铋碲基存储材料及制备方法专利购买费用说明

Q：办理专利转让的流程及所需资料

A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。

1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。

2：按规定缴纳著录项目变更手续费。

3：同时提交相关证明文件原件。

4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。

Q:专利著录项目变更费用如何缴交

A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式

Q：专利转让变更，多久能出结果

A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。