专利摘要

一种信号的定时提取装置及方法，该装置包括：甄别触发模块，根据ΔV(t)与基线漂移范围Vnoise，判断该ΔV(t)是否为有效触发信号，当ΔV(t)为有效触发信号时，启动本次定时提取，特征电压ΔV(t)＝F1(t)‑F2(t)，F1(t)为采样信号，F2(t)为F1(t)延时一个周期的第一延时信号，t为时间变量；基线跟踪模块，对F1(t)的采样点，计算基线采样值baseline；时间分析模块，根据F2(t)、F1(t)和baseline，确定有效定时点Tr。本发明使用ADC对探测器输出信号进行波形数字化采集，对信号上升点精准定时并进行时间提取，有效地改善了定时点误差，提高了定时精度。

权利要求

1.一种信号的定时提取装置，包括：

甄别触发模块，用于根据ΔV(t)与基线漂移范围Vnoise，判断该ΔV(t)是否为有效触发信号，当ΔV(t)为有效触发信号时，输出开启定时信号给基线跟踪模块和时间分析模块，启动本次定时提取，其中，特征电压ΔV(t)＝F1(t)-F2(t)，F1(t)为采样信号，F2(t)为F1(t)延时一个周期的第一延时信号，t为时间变量，且为正整数；以及

基线跟踪模块，用于对F1(t)的采样点，计算基线采样值baseline；

时间分析模块，用于根据F2(t)、F1(t)和baseline，确定有效定时点Tr；

其中，基线跟踪模块计算baseline指：开启定时信号产生后且F1(t)波形采样点大于b＝c+d个采样点时，该基线跟踪模块进行基线获取，使用可配置的c个单位时间周期之前的d个点的均值作为基线值，得到所述baseline，即

所述Tr满足公式：tc为有效触发时刻系统粗时间计数。

2.根据权利要求1所述的装置，其中，所述采样信号F1(t)是ADC采样电路采样探测器输出的探测信号。

3.根据权利要求1所述的装置，其中，还包括：

寄存器，用于将F1(t)延时一个采样时间周期，确定F2(t)；以及

存储器，用于存储所述时间分析模块输出的Tr，并将Tr输出至外界。

4.根据权利要求1所述的装置，其中，甄别触发模块判断该ΔV(t)是否为有效触发信号指：当ΔV(t)连续a次大于Vnoise，其中，a≥2，则甄别触发模块判断该ΔV(t)为有效触发信号，并输出开启定时信号给基线跟踪模块和时间分析模块，启动本次定时提取。

5.根据权利要求1所述的装置，其中，所述信号的定时提取装置基于FPGA芯片。

6.一种信号的定时提取方法，包括步骤：

根据ΔV(t)与基线漂移范围Vnoise，判断该ΔV(t)是否为有效触发信号，当ΔV(t)为有效触发信号时，启动本次定时提取，其中，特征电压ΔV(t)＝F1(t)-F2(t)，F1(t)为采样信号，F2(t)为F1(t)延时一个周期的第一延时信号，t为时间变量，且为正整数；

对F1(t)的采样点，跟踪计算基线采样值baseline；以及

根据F2(t)、F1(t)和baseline，确定有效定时点Tr；

其中，计算基线采样值baseline指：开启定时信号产生后且F1(t)波形采样点大于b＝c+d个采样点时，该基线跟踪模块进行基线获取，使用可配置的c个单位时间周期之前的d个点的均值作为基线值，得到所述baseline，即

所述Tr满足公式：tc为有效触发时刻系统粗时间计数。

7.根据权利要求6所述的方法，其中，根据ΔV(t)与基线漂移范围Vnoise，判断该ΔV(t)是否为有效触发信号，指当ΔV(t)连续a次大于Vnoise，其中，a≥2，则甄别触发模块判断该ΔV(t)为有效触发信号。

说明书

技术领域

本发明涉及时间测量领域，尤其涉及一种信号的定时提取装置及方法。

背景技术

时间测量在核电子学中也是非常重要的部分。核事件的许多信息是以时间信息的方式存在于核辐射探测器输出信号中，例如核的激发态寿命、正电子湮没寿命等，就是一个核态和另一个核态之间的时间关系，它表现为两个信号之间的时间间隔的分布。因此为了研究上述这些核事件的性质，必须对探测器输出信号所携带的时间信息进行测量。

目前常用的时间测量主要分为两个部分：定时甄别和时间数字转化TDC(Time-to-Digital Converter)。定时的功能是找到所需的输入信号确定的时间点，将该时刻转换为定时逻辑信号。定时的结果送到时间数字转换电路进行取样量化，得到时间信息数字化的结果，完成整个时间测量。

但上述方法有一定的局限性，如：

1)电路由多级模拟电路构成，在探测器输出信号传递的过程中会叠加较多的噪声干扰；

2)受时间晃动影响较大，定时过程受到较多的干扰从而精度较低；

3)电路结构集成度较低，功耗较大，成本高；

4)系统可扩展性差。

发明内容

(一)要解决的技术问题

本发明的目的在于提供一种信号的定时提取装置及方法，以解决上述的至少一项技术问题。

(二)技术方案

本发明的一方面，提供了一种信号的定时提取装置，包括：

甄别触发模块，用于根据ΔV(t)与基线漂移范围Vnoise，判断该ΔV(t)是否为有效触发信号，当ΔV(t)为有效触发信号时，输出开启定时信号给基线跟踪模块和时间分析模块，启动本次定时提取，其中，特征电压ΔV(t)＝F1(t)-F2(t)，F1(t)为采样信号，F2(t)为F1(t)延时一个周期的第一延时信号，t为时间变量，且为正整数；以及

基线跟踪模块，用于对F1(t)的采样点，计算基线采样值baseline；

时间分析模块，用于根据F2(t)、F1(t)和baseline，确定有效定时点Tr。

在本发明的一些实施例中，所述采样信号F1(t)是ADC采样电路采样探测器输出的探测信号。

在本发明的一些实施例中，还包括：

寄存器，用于将F1(t)延时一个采样时间周期，确定F2(t)；以及

存储器，用于存储所述时间分析模块输出的Tr，并将Tr输出至外界。

在本发明的一些实施例中，甄别触发模块判断该ΔV(t)是否为有效触发信号指：当ΔV(t)连续a次大于Vnoise，其中，a≥2，则甄别触发模块判断该ΔV(t)为有效触发信号，并输出开启定时信号给基线跟踪模块和时间分析模块，启动本次定时提取。

在本发明的一些实施例中，基线跟踪模块计算baseline指：开启定时信号产生后且F1(t)波形采样点大于b＝c+d个采样点时，该基线跟踪模块进行基线获取，使用可配置的c个单位时间周期之前的d个点的均值作为基线值，得到所述baseline，即

在本发明的一些实施例中，所述Tr满足公式： tc为有效触发时刻系统粗时间计数。

在本发明的一些实施例中，所述信号的定时提取装置基于FPGA芯片。

本发明的另一方面，还提供了一种信号的定时提取方法，包括步骤：

根据ΔV(t)与基线漂移范围Vnoise，判断该ΔV(t)是否为有效触发信号，当ΔV(t)为有效触发信号时，启动本次定时提取，其中，特征电压ΔV(t)＝F1(t)-F2(t)，F1(t)为采样信号，F2(t)为F1(t)延时一个周期的第一延时信号，t为时间变量，且为正整数；

对F1(t)的采样点，跟踪计算基线采样值baseline；以及

根据F2(t)、F1(t)和baseline，确定有效定时点Tr，其中，F2(t)为F1(t)延时一个周期的第一延时信号。

在本发明的一些实施例中，根据ΔV(t)与基线漂移范围Vnoise，判断该ΔV(t)是否为有效触发信号，指当ΔV(t)连续a次大于Vnoise，其中，a≥2，则甄别触发模块判断该ΔV(t)为有效触发信号。

在本发明的一些实施例中，计算基线采样值baseline，开启定时信号产生后且F1(t)波形采样点大于b＝c+d个采样点时，该基线跟踪模块进行基线获取，使用可配置的c个单位时间周期之前的d个点的均值作为基线值，得到所述baseline，即

所述Tr满足公式： tc为有效触发时刻系统粗时间计数

(三)有益效果

本发明的信号的定时提取装置及方法，相较于现有技术，至少具有以下优点：

1、首先通过判别特征电压是否是有效触发信号，再选择是否对采样信号进行存储或相应的数字信号处理；再根据采样信号的两个延时信号和基线采样值确定有效时间点，能够有效降低对于不同幅度和不同上升时间的信号对定时点带来“时间游走”效应，能有效的改善定时点误差，提高了上升点的定时精度。

2、本发明基于数字信号处理技术，直接对采样波形进行相关算法的处理，实时性强，避免了传统模拟定时电路的使用，使用数字定时算法实现定时要求，通过计算证明，该点可以获得很好的时间分辨。

3、本发明易于在FPGA中进行多通道扩展，提高系统的集成度，并降低了功耗和硬件成本。

附图说明

图1为本发明实施例的信号的定时提取装置的结构示意图。

图2为本发明实施例的信号的定时提取方法的步骤示意图。

图3为本发明实施例的信号的定时提取装置的提取定时点的波形处理示意图(信号在t0时刻产生有效触发)。

具体实施方式

基于现有技术的时间测量装置具有较多的噪声干扰、精度较低、电路结构集成度较低、功耗较大、成本高以及系统可扩展性差的技术缺陷，本发明提供了一种信号的定时提取装置及方法，通过判别特征电压是否是有效触发信号，再选择是否对采样信号进行存储或数字信号处理；再根据采样信号的两个延时信号和基线采样值确定有效时间点，能够有效降低对于不同幅度和不同上升时间的信号对定时点带来“时间游走”效应，能有效的改善定时点误差，提高了上升点的定时精度。

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

本发明实施例的一方面，提供了一种信号的定时提取装置，图1为本发明实施例的信号的定时提取装置的结构示意图，如图1所示，该装置包括甄别触发模块1、基线跟踪模块2和时间分析模块3。

甄别触发模块1，用于根据ΔV(t)与基线漂移范围Vnoise，判断该ΔV(t)是否为有效触发信号，当ΔV(t)为有效触发信号时，则对F1(t)开启本次定时提取，否则不进行定时提取。每接收到一次有效触发脉冲则对当前采样信号进行N个采样周期数据进行存储或数字信号处理(N个采样周期需涵盖有效信号宽度，N的取值可根据不同的实际情况进行设置)。

其中，采样信号F1(t)是ADC采样电路对探测器输出的探测信号连续采样值。特征电压ΔV(t)＝F1(t)-F2(t)，F1(t)为采样信号，F2(t)为F1(t)延时一个周期的第一延时信号，t为时间变量，且为正整数。

还需说明的是，甄别触发模块1判断该ΔV(t)是否为有效触发信号指：当ΔV(t)连续a(a≥2)次大于Vnoise，则甄别触发模块1判断该ΔV(t)为有效触发信号，且后续对F1(t)进行采样；当ΔV(t)未能连续a次大于Vnoise，则甄别触发模块1判断该ΔV(t)为无效触发信号，此时该装置不启动定时提取。其中，a的取值根据实际情况进行选择。

基线跟踪模块2，用于在对F1(t)进行采样后，计算基线采样值baseline。其中，计算baseline指：开启定时信号产生后且F1(t)波形采样点大于b＝c+d个采样点时，该基线跟踪模块进行基线获取，使用可配置的c个单位时间周期之前的d个点的平均值，即可得到

时间分析模块3，用于根据F2(t)、F1(t)和baseline，确定有效定时点Tr。Tr满足公式： tc为有效触发时刻系统粗时间计数(即当前触发有效时刻)。

由于当前触发有效时刻tc是根据时钟周期得到的，因此，tc一般为时钟周期的整数倍，而有效定时点Tr是根据脉冲得到的，因此，Tr一般为时钟周期的小数倍，可见，有效定时点Tr的定时精度更高。在本发明的一些实施例中，该装置还包括用于延时的寄存器和用于存储输出的存储器。

寄存器，用于将F1(t)延时一个周期，确定F2(t)，该寄存器对F1(t)延时一个周期，得到F2(t)。

存储器，用于存储所述时间分析模块3输出的Tr，并将Tr输出至外界。该存储器可以为FIFO存储器或者其他类型的存储器，能够存储Tr时间戳，并依次传输至下一个处理模块或上位机。

可以理解的是，所述信号的定时提取装置可以基于FPGA芯片，从而能够实现可编程化，此外，该装置还可基于单片机、微处理器等芯片，可以根据实际情况选择。

本发明实施例的另一方面，还提供了一种信号的定时提取方法，图2为本发明实施例的信号的定时提取方法的步骤示意图，如图2所示，该方法包括步骤：

S1、根据ΔV(t)与基线漂移范围Vnoise，判断该ΔV(t)是否为有效触发信号，当ΔV(t)为有效触发信号时，启动本次定时提取，其中，特征电压ΔV(t)＝F1(t)-F2(t)，F1(t)为高速ADC对被测信号进行波形采样信号，F2(t)为F1(t)延时一个周期的第一延时信号，t为时间变量，且为正整数。所述采样信号F1(t)可以通过ADC采样电路连续采样探测器输出的探测信号得到的。

其中，根据ΔV(t)与基线漂移范围Vnoise，判断该ΔV(t)是否为有效触发信号，指当ΔV(t)连续a次大于Vnoise，则甄别触发模块判断该ΔV(t)为有效触发信号，其中，a≥2，且a的取值根据实际情况进行选择。

S2、对F1(t)的采样点，计算基线采样值baseline。计算基线采样值baseline，开启定时信号产生后且F1(t)波形采样点大于b＝c+d个采样点时，该基线跟踪模块进行基线获取，使用可配置的c个单位时间周期之前的d个采样点求平均，得到所述baseline，且

S3、根据F2(t)、F1(t)和baseline，确定有效定时点Tr。

其中，Tr满足公式： tc为有效触发时刻系统粗时间计数，即当前触发有效时刻t0。

如图3所示，本发明的信号的定时提取装置能够提取出信号在t0时刻产生有效触发，由于当前触发有效时刻t0是根据时钟周期得到的，因此，t0一般为时钟周期的整数倍，而有效定时点Tr是根据脉冲得到的，因此，Tr一般为时钟周期的小数倍，可见，有效定时点Tr的定时精度更高。

综上，本发明的信号的定时提取装置及方法，通过判别特征电压是否是有效触发信号，再选择是否对采样信号进行数字信号处理；再根据采样信号及其延时信号和基线采样值确定有效时间点，能够有效降低对于不同幅度和不同上升时间的信号对定时点带来“时间游走”效应，能有效的改善定时点误差，提高了上升点的定时精度。

除非有所知名为相反之意，本说明书及所附权利要求中的数值参数是近似值，能够根据通过本发明的内容所得的所需特性改变。具体而言，所有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字，应理解为在所有情况中是受到“约”的用语所修饰。一般情况下，其表达的含义是指包含由特定数量在一些实施例中±10％的变化、在一些实施例中±5％的变化、在一些实施例中±1％的变化、在一些实施例中±0.5％的变化。

再者，“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的“一”或“一个”不排除存在多个这样的元件。

说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

信号的定时提取装置及方法专利购买费用说明

Q：办理专利转让的流程及所需资料

A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。

1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。

2：按规定缴纳著录项目变更手续费。

3：同时提交相关证明文件原件。

4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。

Q:专利著录项目变更费用如何缴交

A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式

Q：专利转让变更，多久能出结果

A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。