专利摘要
本发明公开了一种数字锁相放大器和数字锁相控制方法，数字锁相放大器包括：预放大器对被测模拟信号进行放大并输入到模数转换器，将放大的被测模拟信号转换成数字信号，经由Px口输入到微处理器；微处理器根据数字信号的幅值通过Py口控制预放大器的增益；微处理器对数字信号进行处理，检测出数字信号中的预设频率数字信号，并将预设频率数字信号经由Pz口输出。控制方法包括：微处理器控制模数转换器以预设频率f0的4M倍速度fs＝4M×f0对被测模拟信号进行采样，获取采样信号，微处理器将采样频率fs＝4M×f0下抽样M倍到4×f0；根据采样信号计算被测模拟信号的两个正交分量RS和RC；通过计算获取被测模拟信号的幅值A和相角θ。
说明书
技术领域
本发明涉及一种数字锁相放大器和数字锁相控制方法。
背景技术
单频信号检测是最为常见的信号检测需求，广泛存在于各种测量仪器仪表和测控系统中。现在普遍使用的是模拟锁相放大器(又称为锁相检测电路)，这种模拟锁相检测方式存在一系列缺点，电路复杂、工艺要求高以及漂移严重。
相比于模拟锁相放大器，数字锁相放大器可以避免模拟电路的种种弊端。王自鑫等提出的发明专利《一种数字锁相放大器》(公开号：CN101060311，公开日：2007年10月24日)采用数字电路给出参考信号，显著地提高了电路的抗干扰性能。
发明人在实现本发明的过程中发现，现有技术中至少存在以下缺点和不足：
该数字锁相放大器依然需要模拟乘法器和积分器等电路，其存在现有数字锁相的共同缺点：计算量大、完成计算的时间长、严重地限制了数字锁相检测的速度和被检测信号的频率。
发明内容
本发明要解决的技术问题在于提供一种数字锁相放大器和数字锁相控制方法，该数字锁相放大器和数字锁相控制方法解决了计算量大、完成计算的时间长、严重地限制了数字锁相检测的速度和被检测信号的频率的问题，详见下文描述：
本发明提供了一种数字锁相放大器，所述数字锁相放大器包括：预放大器、模数转换器和微处理器，所述微处理器包括：Px口、Py口和Pz口；
所述预放大器的信号输入端接被测模拟信号，所述预放大器对所述被测模拟信号进行放大并输入到所述模数转换器，所述模数转换器将放大的被测模拟信号转换成数字信号，经由所述Px口输入到所述微处理器；所述微处理器根据数字信号的幅值通过所述Py口控制所述预放大器的增益；所述微处理器对所述数字信号进行处理，检测出所述数字信号中的预设频率数字信号，并将所述预设频率数字信号经由所述Pz口输出。
所述微处理器采用MCU、ARM、DSP或FPGA中的任意一种。
本发明提供了一种数字锁相控制方法，所述方法包括以下步骤：
(1)预放大器的信号输入端接被测模拟信号，所述预放大器对所述被测模拟信号进行放大并输入到模数转换器；
(2)所述模数转换器接收放大的被测模拟信号，将所述放大的被测模拟信号转换成数字信号，经由Px口输入到微处理器；
(3)所述微处理器根据数字信号的幅值通过Py口控制所述预放大器的增益；
(4)所述微处理器控制所述模数转换器以预设频率f0的4M倍速度fs＝4M×f0对所述被测模拟信号进行采样，获取采样信号x(m)，其中M为大于等于1的正整数；
(5)所述微处理器将采样频率fs＝4M×f0下抽样M倍到4×f0；
(6)根据所述采样信号x(m)、所述微处理器产生的正交参考序列yS(k)和yC(k)，计算所述被测模拟信号的两个正交分量RS和RC；
(7)根据所述正交分量RS和RC，通过计算获取所述被测模拟信号的幅值A和相角θ，
本发明提供的数字锁相放大器和数字锁相控制方法与现有技术相比具有如下的优点：
本发明最大限度地实现了数字化锁相放大器，因而可实现高精度测量，且电路结构简单、减少了模拟乘法器、积分器等电路器件，电路工艺要求低、调试容易、可靠性高，全部的锁相计算不仅用软件(数字)实现计算，还仅仅采用极少量的加(减)法，因而计算速度极快，对微处理器的硬件要求极低，计算的时间较短、避免了对数字锁相检测的速度和被检测信号的频率限制。
附图说明
图1为本发明提供的数字锁相放大器的结构示意图；
图2为本发明提供的数字锁相控制方法的流程图。
附图中各标号所代表的部件列表如下：
1：预放大器； 2：模数转换器；
3：微处理器； Px：I/O口；
Py：I/O口； Pz：I/O口。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
假设需要检测的信号为xa(t)＝Asin(2πf0t+θ)，其中A为信号的幅值、f0为信号的频率、θ为初始相角。按照采样频率fs＝M×f0进行采样，M≥2。采样周期数为N，总的采样点数Q＝M×N，得到的采样信号x(k)为：
x(k)＝Asin(2πk/M+θ) k＝0，1，2，......，Q-1 (1)
数字锁相中参考序列由微处理器3根据M来产生，正交参考序列yS(k)和yC(k)分别为：
yS(k)＝sin(2πk/M) k＝0，1，2，......，Q-1 (2)
yC(k)＝cos(2πk/M) k＝0，1，2，......，Q-1 (3)
采集得到信号x(k)分别与yS(k)和yC(k)相乘，计算两个正交分量RS和RC表达式为：
从而根据正交分量RS和RC计算有用信号的幅值和相角分别为
由(6)和(7)式所知，与经典计算相比减少了(全部的)8N次乘法运算和(约占一半的)4N次加(减)法运算。为了避免被测信号中存在的高频分量导致频率混叠效应，可以进一步提高采集信号频率fs＝4M×f0。然后将采样频率下抽样M倍到4×f0，再用(6)和(7)式进行计算，结果中的幅值根据下采样倍数乘以一个常数的修正因子可以得到正确的结果，结果中的相位不需要修正。
一种数字锁相放大器，参见图1，该数字锁相放大器包括：预放大器1、模数转换器2和微处理器3，微处理器3包括：Px口、Py口和Pz口；
预放大器1的信号输入端接被测模拟信号，预放大器1对被测模拟信号进行放大并输入到模数转换器2，模数转换器2将放大的被测模拟信号转换成数字信号，经由Px口输入到微处理器3；微处理器3根据数字信号的幅值通过Py口控制预放大器1的增益；微处理器3对数字信号进行处理，检测出数字信号中的预设频率数字信号，并将预设频率数字信号经由Pz口输出。
其中，微处理器3采用MCU、ARM、DSP或FPGA中的任意一种。
本发明实施例提供了一种数字锁相控制方法，该方法包括以下步骤：
101：预放大器1的信号输入端接被测模拟信号，预放大器1对被测模拟信号进行放大并输入到模数转换器2；
102：模数转换器2接收放大的被测模拟信号，将放大的被测模拟信号转换成数字信号，经由Px口输入到微处理器3；
103：微处理器3根据数字信号的幅值通过Py口控制预放大器1的增益；
其中，通过该步骤使得预放大器1输出的放大的被测模拟信号的幅值在预设范围内，不超出但接近模数转换器2的输入范围，处于合适水平。其中，预设范围根据实际应用中的需要进行设定，具体实现时，本发明实施例对此不做限制。
104：微处理器3控制模数转换器2以预设频率f0的4M倍速度fs＝4M×f0对被测模拟信号进行采样，获取采样信号x(m)，其中M为大于等于1的正整数；
105：微处理器3将采样频率fs＝4M×f0下抽样M倍到4×f0；
106：根据采样信号x(m)、微处理器3产生的正交参考序列yS(k)和yC(k))计算被测模拟信号的两个正交分量RS和RC；
其中，下抽样后的采样频率为4×f0，为此可以将正交参考序列yS(k)和yC(k)简化为{0，1，0，-1，0，1，0，-1，……}和{1，0，-1，0，1，0，-1，0，……}，该正交参考序列只包括0、-1和1，所以正交分量RS和RC简化为：
107：根据正交分量RS和RC通过计算获取被测模拟信号的幅值A和相角θ。
其中，
综上所述，本发明实施例提供了一种数字锁相放大器和数字锁相控制方法，本发明实施例最大限度地实现了数字化锁相放大器，因而可实现高精度测量，且电路结构简单、减少了模拟乘法器、积分器等电路器件，电路工艺要求低、调试容易、可靠性高，全部的锁相计算不仅用软件(数字)实现计算，还仅仅采用极少量的加(减)法，因而计算速度极快，对微处理器的硬件要求极低，计算的时间较短、避免了对数字锁相检测的速度和被检测信号的频率限制。
本领域技术人员可以理解附图只是一个优选实施例的示意图，上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
一种数字锁相放大器和数字锁相控制方法专利购买费用说明
Q：办理专利转让的流程及所需资料
A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。
1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。
2：按规定缴纳著录项目变更手续费。
3：同时提交相关证明文件原件。
4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。
Q:专利著录项目变更费用如何缴交
A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式
Q：专利转让变更，多久能出结果
A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。
动态评分
0.0