综合隶属函数发生器阵列及模糊识别器

IPC分类号 : G06K9/62

申请号

CN201410565783.8

可选规格: 数量

库存1件

确认取消

￥30000; 库存1件

首页

立即咨询

看了又看

专利摘要

本发明关于一种隶属函数发生器单元、阵列及模糊识别器。该隶属函数发生器单元包括存储单元以及匹配单元。存储单元存储标准模式的一个模糊特征的一个特征位，匹配单元包括比较单元与电压控制型开关，该比较单元将存储单元存储的该特征位与由搜索线对输入的待识别模式的一个特征位进行比较；该电压控制型开关在比较结果为匹配时不形成放电通道，保持匹配线的初始电平；在比较结果为不匹配时形成放电通道，使匹配线放电。在获得待识别模式与标准模式的所有特征位的比较结果后，可通过综合隶属度求和及求大操作获得与待识别模式的特征值的匹配度最高的标准模式的模糊特征的存储地址，从而实现模糊识别。本发明具有优化操作时间和操作面积的优点。

权利要求

1.一种模糊识别器，其特征在于，包括综合隶属函数发生器阵列以及综合隶属度比较及输出电路；其中：

所述综合隶属函数发生器阵列具有N个模板，各模板包括多个隶属函数发生器单元；每一所述隶属函数发生器单元包括：

存储单元，用于存储标准模式的一个模糊特征的一个特征位，该存储单元连接于写控制线与位线对，在所述写控制线的控制下由所述位线对对该存储单元写入该特征位或读取该特征位；以及

匹配单元，包括相互独立的比较单元与电压控制型开关，其中，该比较单元连接至所述存储单元及搜索线对，用于将所述存储单元存储的该特征位与由所述搜索线对输入的待识别模式的一个特征位进行比较；该电压控制型开关连接至所述比较单元及匹配线，该电压控制型开关在所述比较单元的比较结果为匹配时不形成放电通道，保持所述匹配线的初始电平；在所述比较单元的比较结果为不匹配时形成放电通道，使所述匹配线放电；

各模板的该多个隶属函数发生器单元的电压控制型开关连接至同一匹配线，不同模板的隶属函数发生器单元的电压控制型开关则连接至不同匹配线，其中每一个模板存储一个标准模式；

每一个模板存储一个标准模式，各标准模式分别具有M个模糊特征，每一模糊特征具有L个特征位且该L个特征位具有不同系数值，该综合隶属函数发生器阵列用于将各模板所存储的M个模糊特征的特征位与待识别模式的M个特征值的特征位进行比较，其中N、M，L为正整数；

所述综合隶属度比较及输出电路用于根据所述综合隶属函数发生器阵列输出的N个模板分别对应的比较结果，比较并输出与所述待识别模式的M个特征值匹配的特征位的系数之和最高的模板所存储的标准模式的M个模糊特征的存储地址。

2.根据权利要求1所述的模糊识别器，其特征在于，所述综合隶属度比较及输出电路包括匹配度求大电路、匹配线读出电路以及地址译码电路，其中，所述匹配度求大电路用于根据所述N个模板分别对应的比较结果，输出该N个模板相应的电平信号，其中与所述待识别模式的M个特征值匹配的特征位的系数之和最大的模板对应的电平信号为第一电平信号，与所述待识别模式的M个特征值匹配的特征位的系数之和非最大的模板对应的电平信号为第二电平信号；所述匹配线读出电路用于对所述匹配度求大电路输出的N个电平信号分别进行调整后输出；所述地址译码电路用于确定所述第一电平信号调整后的信号所对应的所述综合隶属函数发生器阵列中的与待识模式最接近的模板所存储的标准模式的M个数据字的存储地址。

3.根据权利要求1或2所述的模糊识别器，其特征在于，还包括时序控制电路、隶属函数输入/输出电路以及特征译码输入电路，其中，所述时序控制电路用于控制所述模糊识别器的时序，所述隶属函数输入/输出电路用于通过位线对向所述综合隶属函数发生器阵列写入所述标准模式的模糊特征或从综合隶属函数发生器阵列读取所述标准模式的模糊特征；所述特征译码输入电路用于将输入其中的待识别模式进行译码，获得该待识别模式的特征值，并将其通过搜索线对输入至所述综合隶属函数发生器阵列。

说明书

技术领域

本发明涉及模糊识别领域，尤其是涉及一种综合隶属函数发生器阵列及模糊识别器。

背景技术

模糊逻辑的概念是由L.A.Zadeh在1965年提出的，它的产生是使计算机科学向人脑的自然机理方面发展的重大突破。模糊逻辑和神经网络、遗传算法，都被认为是智能时代的关键技术。目前，模糊逻辑已经被成功地运用到许多领域，如智能控制、模式识别。

客观事物的特征往往带有某些模糊性，因而，人脑常常进行模糊推理和模糊判断，这就是模糊数学应用于模式识别的物理基础。模糊模式识别的基本原则是最大隶属度原则。在实际生活中，一个标准模式往往具有多个模糊特征。如已知n个具有m个模糊特征的标准模式，第i个模式的第j个模糊特征为 (i＝1,2,...,n；，j＝1,2,...,m),则每个标准模式成为一个模糊向量：

设是待识别模式，它的每一个分量对应着一个模糊特征，若存在i∈{1,2,...,n},使得

则认为u0相对隶属于其中假定

为隶属函数，Mm()是一个综合函数。

综合函数的选择有多种，常用的有

求小函数：

加权求和函数：

其中，X＝(x1,x2,....,xm),αj∈[0,1]。由于求小函数只强调了某一个局部特征，完全忽略了其它特征，较难适于模式识别；而加权求和函数不仅能通过对权重αj的调整来强调局部特征，而且也不会忽略其它特征，所以加权求和函数更适于模式识别。

模糊识别处理可以采用软件通过数字计算机来实现，但这样很难进行实时处理。为此人们致力于直接采用硬件技术，以实现高速的模糊信息处理。目前，模糊硬件系统分数字和模拟两种形式。数字模糊系统可以充分利用成熟的数字VLSI技术，但规模较大。模拟型模糊系统是由多值(包括连续值)逻辑电路单元构成。多值逻辑电路主要有电压型和电流型两种。同电流型电路相比，电压型电路具有精度高、速度快、功耗小，特别是采用MOS工艺制作的电压型电路，还具有集成度高、易于同数字电路混合集成的特点，所以电压型电路目前已广泛地应用于多种集成电路系统中。

然而，现有的模糊识别方式和系统仍存在识别所需时间长，所需电路面积大的缺点，啓待改进。

发明内容

本发明要解决的技术问题在于，针对现有技术存在的上述不足，提供一种能够优化操作时间和操作面积的隶属函数发生器单元、阵列及模糊识别器。

本发明解决其技术问题所采用的技术方案是提供一种综合隶属函数发生器阵列，其包括：至少一个模板，各模板包括多个隶属函数发生器单元，每一所述隶属函数发生器单元包括：

各模板的多个隶属函数发生器单元为M×L个，用于存储所述标准模式的M个模糊特征，各模糊特征具有L个特征位，其中，M和L为正整数；

各隶属函数发生器单元的电压控制型开关为N型场效应晶体管，用于存储同一模糊特征的L个特征位的隶属函数发生器单元的N型场效应晶体管的宽度不同，且其宽度比例分别与该L个特征位的系数值相对应，其中系数值越高，对应的宽度比例越高。

较佳地，用于存储同一模糊特征的L个特征位的隶属函数发生器单元的N型场效应晶体管的宽度比例是以2的k次方实现，其中k＝0、1、2…L-1。

本发明还提供一种模糊识别器，其包括上述综合隶属函数发生器阵列以及综合隶属度比较及输出电路；其中：所述综合隶属函数发生器阵列具有N个模板，每一个模板存储一个标准模式，各标准模式具有M个模糊特征，各模糊特征具有L个特征位且该L个特征位具有不同系数值，该综合隶属函数发生器阵列用于将各模板所存储的M个模糊特征的特征位与待识别模式的M个特征值的特征位进行比较，其中N、M，L为正整数；所述综合隶属度比较及输出电路用于根据所述综合隶属函数发生器阵列输出的N个模板分别对应的比较结果，比较并输出与所述待识别模式的M个特征值匹配的特征位系数之和最大的模板所存储的标准模式的M个模糊特征的存储地址。

较佳地，所述综合隶属度比较及输出电路包括匹配度求大电路、匹配线读出电路以及地址译码电路，其中，所述匹配度求大电路用于根据所述N个模板分别对应的比较结果，输出该N个模板相应的电平信号，其中与所述待识别模式的M个特征值匹配的特征位的系数之和最大的模板对应的电平信号为第一电平信号，与所述待识别模式的M个特征值匹配的特征位的系数之和非最大的模板对应的电平信号为第二电平信号；所述匹配线读出电路用于对所述匹配度求大电路输出的N个电平信号分别进行调整后输出；所述地址译码电路用于确定所述第一电平信号调整后的信号所对应的所述综合隶属函数发生器阵列中的与待识模式最接近模板所存储的标准模式的M个数据字的存储地址。

较佳地，所述模糊识别器还包括时序控制电路、隶属函数输入/输出电路以及特征译码输入电路，其中，所述时序控制电路用于控制所述模糊识别器的时序，所述隶属函数输入/输出电路用于通过位线对向所述综合隶属函数发生器阵列写入所述标准模式的模糊特征或从综合隶属函数发生器阵列读取所述标准模式的模糊特征；所述特征译码输入电路用于将输入其中的待识别模式进行译码，获得该待识别模式的特征值，并将其通过搜索线对输入至所述综合隶属函数发生器阵列。

本发明将综合隶属度的存储、匹配和求和结合在一起，从而优化了模糊识别的操作时间和操作面积，方便应用于模式识别和人工智能中，其匹配所需的时间少，便与实时处理和应用。

附图说明

图1是本发明一较佳实施例的隶属函数发生器单元的结构示意图。

图2是本发明一较佳实施例的四位隶属函数发生器阵列的结构示意图。

图3是本发明一较佳实施例的综合隶属函数发生器阵列的结构示意图。

图4是本发明一较佳实施例的模糊识别器的结构示意图。

图5是本发明一较佳实施例的综合隶属度求大电路的结构示意图。

图6是图4中本发明的模糊识别器的各电压信号时序图。

具体实施方式

本发明模糊识别的综合函数采用加权求和函数，其权重选择为1，基于此，本发明提供一种隶属函数发生器单元，以及应用该隶属函数发生器单元的隶属函数发生器阵列及模糊识别器，其中该隶属函数发生器单元对标准模式的每一模糊特征的各特征位进行存储，并将待识别模式的一个特征位与之匹配，其应用于隶属函数发生器阵列及模糊识别器，则可将综合隶属度的存储、匹配和求和结合在一起，优化了模糊识别的操作时间和操作面积。

本发明的隶属函数发生器单元的结构，如图1所示，其中，一个隶属函数发生器单元100可以存储标准模式的一个模糊特征的一个特征位。该隶属函数发生器单元100包括存储单元110以及匹配单元120。其中，该特征位存储于该存储单元110中，且该存储单元110连接于写控制线WL以及由位线BL和反位线/BL构成的位线对，当写控制线WL输入高电平，晶体管Q1和Q2导通时，通过位线对可以向存储单元110中写入特征位，或者从存储单元110中读取特征位。

该匹配单元120连接至存储单元110、由搜索线SL和反搜索线/SL构成的搜索线对以及匹配线ML0。该匹配单元120包括比较单元121以及电压控制型开关122。

其中，比较单元121连接至存储单元110及搜索线对。通过该搜索线对可以向比较单元121输入待识别模式的特征值的一个特征位，比较单元121则对存储单元110所存储的特征位与通过搜索线对输入的特征位进行比较，并将比较结果输出至电压控制型开关122。

电压控制型开关122连接至比较单元121及匹配线ML0，其根据比较单元121输出的比较结果确定是否形成匹配线ML0的放电通道。匹配线ML0预先充电至高电平，当比较单元121比较存储单元110所存储的特征位与通过搜索线对输入的特征位匹配时，电压控制型开关122不形成放电通道，匹配线ML0保持初始电平不变；当比较单元121比较存储单元110所存储的特征位与通过搜索线对输入的特征位不匹配时，电压控制型开关122形成放电通道，使匹配线ML0放电，将匹配线ML0电平拉低。

在该较佳实施例中，该比较单元121采用异或门比较器实现，当比较结果为匹配时，输出低电平至电压控制型开关122；反之，当比较结果为不匹配时，输出高电平至电压控制型开关122。该比较单元121并不局限于采用异或门比较器实现，亦可采用其他等效逻辑电路实现。

而电压控制型开关122则可采用场效应晶体管实现，在该第一较佳实施例中采用N型场效应晶体管Q3实现。该N型场效应晶体管Q3的栅极连接至比较单元121的输出端，漏极连接至匹配线ML0，源极连接地。该电压控制型开关122亦不局限于本较佳实施例中采用N型场效应晶体管Q3，亦可考虑采用P型场效应晶体管Q3或场效应晶体管组配合相应电路变化实现。值得注意的是，由于采用N型场效应晶体管作为电压控制型开关，通过控制其导电时间，可以实现匹配线ML0的部分放电，即不会放电至零。此外，因N型场效应管的尺寸不同，匹配线ML0放电时的放电速度也不同，故可通过N型场效应管的尺寸来控制匹配线ML0的放电速度，这将在下文进行详述。

隶属函数发生器阵列可由多个图1中的隶属函数发生器单元构成，其可以根据所存储数据的内容而非存储数据的位置来访问和修改数据。该隶属函数发生器阵列接收待识别模式的特征值的特征位，并且将所接收的特征位与所存储的所有特征位进行比较，以确定在二者之间存在单个匹配、多个匹配还是不匹配。且隶属函数发生器阵列的行中的每一个存储位置与匹配线相连，藉由该匹配线指示所存储的数据字和所接收的特征位之间比较得到的匹配或不匹配结果。

如图2所示，为本发明一较佳实施例的四位隶属函数发生器阵列的结构示意图，即在本较佳实施例中，该隶属函数发生器阵列200包括一行四个隶属函数发生器单元，用于存储一个具有4个特征位的模糊特征，对应于一个匹配线ML0。

通过隶属函数发生器阵列200的各隶属函数发生器单元210～240对应的位线对存储该模糊特征的各特征位，通过隶属函数发生器阵列200各隶属函数发生器单元210～240对应的搜索线对输入待识别模式的一特征值的各特征位，各隶属函数发生器单元210～240将所存储的该模糊特征的各特征位与待识别模式的各特征位进行比较，若所存储的该模糊特征的各特征位与待识别模式的该特征值的各特征位完全匹配，则ML0输出高电平信号；若所存储的该特征的各特征位与待识别模式的该特征值的各特征位不完全匹配，则ML0放电。

进一步地，可以设置，不匹配的特征位的系数值越高，相应场效应晶体管导通后，ML0放电速度越快，ML0的电压越低。

具体而言，在该较佳实施例中，该四个隶属函数发生器单元210～240除了其电压控制型开关的N型场效应晶体管Q31～Q34的尺寸(W/L)不同外，其他结构均相同。

由于N型场效应晶体管Q31～Q34的尺寸不同，使得相应N型场效应晶体管导通时ML0的放电速度不同，即尺寸越大的N型场效应晶体管，其导通时，ML0的放电速度越大，ML0的电压越低。在本较佳实施例中，N型场效应晶体管Q31～Q34的宽度不同，且其宽度的比例是按2的k次方实现，其中k＝0,1,2,3。在此，N型场效应晶体管的宽度比例可分别对应于所存储的模糊特征的各特征位的系数值，亦即待识别模式的特征值的各特征位的系数值，特征位系数值越高，对应的宽度比例越高。在本实施例中，模糊特征和待识别模式的特征值均可采用二进制数表示，选择2的k次方比例作为N型场效应晶体管的宽度比例，来与其系数值相对应，可相应呈现不同特征位不匹配时ML0的放电速度。当然本发明并不限于此，模糊特征和待识别模式的特征值亦可采用其他数制表示，且N型场效应晶体管Q31～Q34的宽度比例亦不局限于2的k次方。关于这种设置所产生的效果通过下文的叙述会有更清晰的呈现。

如图3所示，为本发明一较佳实施例的综合隶属函数发生器阵列的结构示意图，该综合隶属函数发生器阵列300为N个具有M个模糊特征的模板的隶属函数发生器阵列。如图所示，该综合隶属函数发生器阵列300包括N个模板310(N为正整数，在本较佳实施例中，N＝2)，各模板310对应一标准模式。各模板310包括M×L个图1中的隶属函数发生器单元100(M、L为正整数)，且各模板310的M×L个隶属函数发生器单元对应同一个匹配线ML，即每个模板可存储M个模糊特征，每个模糊特征具有L个特征位且该L个特征位具有不同系数(该系数值具体可通过隶属函数发生器单元中的N型场效应晶体管Q31～Q34的尺寸来定义)。不同模板上的隶属函数发生器单元则对应不同的匹配线ML。当N＝1，M＝1，L＝4时，该综合隶属函数发生器阵列300可实现为图2中所示的四位隶属函数发生器阵列。

在该较佳实施例中，通过综合隶属函数发生器阵列300的各模板310的位线对向各模板310存储M个模糊特征的特征位，通过隶属函数发生器阵列的各模板310的搜索线对向各模板310输入待识别模式的M个特征值的特征位，各模板310的隶属函数发生器单元将所存储的M个模糊特征的各特征位与待识别模式的M个特征值的各特征位进行比较，若所存储的该M个模糊特征的各特征位与待识别模式的M个特征值的各特征位完全匹配，则相应模板310对应的ML输出高电平信号；若所存储的该M个模糊特征的各特征位与待识别模式的M个特征值的各特征位不完全匹配，则相应模板310对应的ML放电，并因各模板310不匹配的特征位所在位置以及不匹配的特征位的数量的不同，各模板310对应ML最终的电压不同。

在此举一个简单的例子来说明：

若N＝2，M＝2，L＝4，即综合隶属函数发生器阵列包括两个模板，各模板采用两个如图2所示的四位隶属函数发生器实现，可存储2个模糊特征，每个模糊特征具有4个特征位，采用二进制，其阵列如下：

第一模板：1001 0011

第二模板：0011 1010

其中，每个模糊特征的4个特征位中最左位为最高位；

通过搜索线对向模板输入待识别模式，包括两个特征值，采用二进制，其特征向量为1011 0010；

将所输入的特征向量的各特征位与阵列中的每一模板所存储的2个模糊特征的各特征位相比较：

与第一模板的比较，则第一个模糊特征中第2个特征位与特征向量的相应特征位不匹配，故其对应的N型场效应晶体管(即宽度比例为2，请参考图2)导通，第二个模糊特征中第1个特征位与特征向量的相应特征位不匹配，故其对应的N型场效应晶体管(即宽度比例为1，请参考图2)导通，

与第二模板的比较，则第一个模糊特征中第4个特征位与特征向量的相应特征位不匹配，故对应的N型场效应晶体管(即宽度比例为8，请参考图2)导通，第二个模糊特征中第4个特征位与特征向量的相应特征位不匹配，故对应的N型场效应晶体管(即宽度比例为8，请参考图2)导通；

比较可知，第一模板和第二模板的各特征位与待识别模式的各特征位均不完全匹配，则第一模板和第二模板对应的ML均开始放电。然而，虽然两个模板均有两个特征位不匹配，即两个N型场效应晶体管导通，但因第二模板中不匹配的特征位的系数更大，对应导通的N型场效应晶体管的宽度较大(尺寸较大)，因此其对应的ML的放电速度比第一模板对应的ML要快，故，第二模板对应的ML输出的电压也更低。

这里要说明的是，本发明的综合隶属度求和的功能是通过失配位放电来实现的，先给ML预先充电到高电平，其代表所有特征位都匹配，如果有一个特征位不匹配，其对应的N型场效应晶体管就会导通，不匹配的特征位的系数之和越大，相应N型场效应晶体管导通后，ML放电越快。由此可见，对ML的高电平实行累减的功能，就相当于对匹配位累加的功能，即综合隶属度求和的功能。藉此，可以获得待识别模式相对于多个标准模式的综合隶属度。

以该具体实例来说明，因第一模板所存储的2个模糊特征与待识别模式的两个特征值匹配的特征位的系数之和越大，则待识别模式的两个特征值与第一模板的匹配度更高。

在得到该多个综合隶属度之后，可以通过比较而找出与该待识别模式匹配度最高的标准模式，即待识别模式相对于该多个标准模式的最大综合隶属度。

如图4所示，为本发明一较佳实施例的模糊识别器的结构示意图。该模糊识别器包括综合隶属函数发生器阵列401、时序控制电路402、隶属函数输入/输出电路403、特征译码输入电路404以及综合隶属度比较及输出电路405。

其中，时序控制电路402用于控制该模糊识别器的时序。

隶属函数输入/输出电路403用于通过位线对BL，/BL向综合隶属函数发生器阵列401写入多个标准模式的模糊特征或从综合隶属函数发生器阵列401读取该多个标准模式的模糊特征。

特征译码输入电路404将输入其中的待识别模式进行译码，获得该待识别模式的特征值，并将其通过搜索线队SL，/SL输入至综合隶属函数发生器阵列401。

综合隶属函数发生器阵列401用于将自身所存储的多个标准模式的模糊特征的特征位与待识别模式的特征值的特征位进行比较，以得到待识别模式相对于该多个标准模式的综合隶属度。该综合隶属函数发生器阵列401可采用如图3所示的综合隶属函数发生器阵列，用于将N个标准模式各自的M个模糊特征的特征位与待识别模式的M个特征值的特征位进行比较，其中N为模板的数量，M则为各模板所存储的模糊特征的数量，且各模板所存储的M个模糊特征对应同一个匹配线ML，以获得待识别模式相对于该N个标准模式的综合隶属度。

综合隶属度比较及输出电路405，用于根据综合隶属函数发生器阵列401输出的N个模板分别对应的比较结果(综合隶属度)，比较并输出与待识别模式的M个特征值匹配度最高的模板所存储的标准模式的M个模糊特征的存储地址，也就是，找出待识别模式相对于标准模式的最大综合隶属度，并输出该最大综合隶属度对应的标准模式的存储地址。在本发明中，与待识别模式的M个特征值匹配度最高的模板指，与待识别模式的M个特征值匹配的特征位的系数之和最大的模板。

该综合隶属度比较及输出电路405包括匹配度求大电路4051、匹配线读出电路4052以及地址译码电路4053。

综合隶属度比较及输出电路405中，匹配度求大电路4051用于根据N个模板分别对应的比较结果，输出相应的电平信号：与该待识别模式匹配的特征位的系数之和最大的模板对应的电平信号为第一电平信号，与该待识别模式匹配的特征位的系数之和非最大的模板对应的电平信号为第二电平信号。即第一电平信号对应的模板存储最大综合隶属度对应的标准模式。在本较佳实施例中，该第一电平信号为高电平信号，该第二电平信号为低电平信号。

匹配线读出电路4052用于对该匹配度求大电路4052输出的N个电平信号分别进行调整后输出。

地址译码电路4053用于确定该第一电平信号调整后的信号所对应的综合隶属函数发生器阵列401中的模板所存储的标准模式的M个模糊特征的存储地址，并输出。

综合隶属函数发生器阵列401中每个模板所存储的M个模糊特征对应一个电平信号，地址译码电路4053确定出与第一电平信号调整后的信号对应的模板所存储的标准模式的M个模糊特征的存储地址，即为和待识别模式匹配的特征位的系数之和最大的标准模式的M个模糊特征的存储地址，也就是综合隶属度匹配最大的地址。

匹配度求大电路4051可以有多种实现方式，在本发明一较佳实施例中，匹配度求大电路4051设有N个锁存端和N个信号输出端，该N个锁存端和N个信号输出端一一对应。且该匹配度求大电路4051的N个锁存端分别连接至综合隶属函数发生器阵列401的N个匹配线，N个信号输出端分别连接至匹配线读出电路4052的N个信号输入端。

具体请参照图5所示，为匹配度求大电路4051一实施例的结构示意图。该匹配度求大电路4051包括N个支路(对应综合隶属函数发生器阵列401的N个匹配线，在本实施例中N＝3)，每个支路的第一端作为匹配度求大电路4051的锁存端，第二端为匹配度求大电路4051的信号输出端，每个支路包括第一开关K1、电容C、第二开关K2、N-1个N型场效应晶体管及一个P型场效应晶体管。

第一开关K1的一端作为相应支路的第一端，其另一端连接至电容C的一端以及第二开关K2的一端，该第二开关K2的另一端、N-1个N型场效应晶体管的漏极以及P型场效应晶体管的漏极相连，且该三者相连的该连接端作为支路的第二端；电容C的另一端接地VSS；N-1个N型场效应晶体管的源极接地VSS，栅极分别连接至其他N-1个支路的第二端；P型场效应晶体管的源极连接直流电源VDD，栅极接偏置电压Vp。

第一开关K1和第二开关K2具体可为晶闸管开关，且第一开关K1由第一控制电压Vct0控制导通和关断，第二开关K2由第二控制电压Vct1控制导通和关断。

接下来说明本发明的模糊识别器的运行过程。请配合参阅图6，其为该模糊识别器的各电压信号时序图。在图6中，VWL为综合隶属函数发生器阵列401的N个写控制线的电压；VPU为综合隶属函数发生器阵列401的N个匹配线上的P型场效应管的偏置电压；VML(i)为与待识别模式匹配度最高的标准模式(最大综合隶属度)所在模板对应的匹配线电压；Vct0为用于控制第一开关L1的第一控制电压；VC(i)为与待识别模式匹配度最高的标准模式(最大综合隶属度)所在模板对应的电容电压；Vp为匹配度求大电路4051各支路P型场效应晶体管的偏置电压；Vct1为用于控制第二开关L2的第二控制电压；Vo为匹配度求大电路4051的各信号输出端电压，其中Vo(i)为与待识别模式匹配度最高的标准模式(最大综合隶属度)所在模板对应的信号输出端电压。

在t1时刻，对综合隶属函数发生器阵列401开始进行数据写入或读取。

在t2时刻，为综合隶属函数发生器阵列401的N个匹配线预充电至预设电压；同时匹配度求大电路4051进行采样锁存，通过第一控制电压Vct0控制匹配度求大电路4051的N个第一开关L1闭合导通，N个第一开关L1闭合导通使得匹配度求大电路4051各支路中的电容C被充电至预设电压。

在t3时刻，通过综合隶属函数发生器阵列401的搜索线对SL和/SL输入待识别模式的特征值，综合隶属函数发生器阵列401的各模板所存储的模糊特征和待识别模式的特征值进行比较，各匹配线开始放电，匹配度不同放电速度也不同。

在t3时刻至t4时刻之间的第一预设时间内，电容C处于放电状态。

在t4时刻，控制匹配度求大电路4051的N个第一开关L1断开，电容C停止放电。具体实施时，通过仿真可以确定在不同数量和位置的放电通道下匹配线放电至低电平所需时长，根据该仿真结果设置t3时刻至t4时刻之间的第一预设时间。

由于在所存储的标准模式与待识别模式匹配度越低时，对应匹配线的电压下降速度越快，因此，对应的电容C放电第一预设时间后电压越小；反之，由于在存储的标准模式与待识别模式匹配度越高时，对应匹配线的电压下降速度越慢，因此，对应的电容C放电第一预设时间后电压越大。

在t5时刻，可以通过第二控制电压Vct1控制匹配度求大电路4051的N个第二开关L2闭合导通。在第二开关L2闭合导通后，匹配度求大电路4051各支路的电容C放电至其一端连接的各N型场效应晶体管，于是，电压最大的电容C使得其他支路上的N型场效应晶体管迅速导通，从而将该其他支路的第二端电平拉低，仅有电压最大的电容C所在的支路的第二端的电压被增强至高电平。

即匹配度求大电路4051中，仅有和待识别模式匹配度最高的标准模式(最大综合隶属度)所在模板对应的输出端可以输出高电平信号，其他输出端均输出地电平信号。

如果综合隶属函数发生器阵列401的模板中存在多个模板的标准模式与待识别模式的匹配度相同，并且均为最高时，理论上，匹配度求大电路4051中，该多个模板对应的多个信号输出端电压相同，其他电压值均位于P型场效应晶体管源极的输入电压和地电平之间。然而在实际工作中，由于开关噪声、耦合、电路不对称等各种原因，该多个模板对应的多个信号输出端电压不可能完全相同，匹配度求大电路4051会通过竞争机制使得具有较高电压的端口获得增强，直至高电平，具有较低电压的端口则受到抑制并衰减，直至减小为低电平。

匹配线读出电路4052对匹配度求大电路4051输出的N个电平信号分别进行调整后输出，将高电平信号均调整至地址译码电路4053中逻辑“1”对应的电平，将低电平信号均调整至地电平，并输入地址译码电路4053，由地址译码电路4053确定出输入为逻辑“1”的端口对应的综合隶属函数发生器阵列401的模板所存储的标准模式的M个模糊特征的存储地址，并输出。

本发明的匹配度求大电路4053并不限于上述实施例中所述，亦可采用其他结构实现。

由此，藉由本发明模糊识别器，可将综合隶属度的存储、匹配和求和结合在一起，优化了模糊识别的操作时间和操作面积，方便应用于模式识别和人工智能中，其匹配所需的时间少，便与实时处理和应用。

以上所述的实施例仅为说明本发明的技术思想与特点，其目的在使本技术领域普通技术人员能够了解本发明的内容并据以实施，当不能以之限定本发明的专利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。

综合隶属函数发生器阵列及模糊识别器专利购买费用说明