专利摘要

本发明公开了一种包括微电极阵列的微电极阵列封装，其包括：基板部，包括液晶聚合物；电极部，收集和传送生物信号；和盖部，使电极部绝缘并保护电极部并且包括液晶聚合物，其中所述电极部布置成与基板部的一个表面接触，盖部被粘结接触于基板部的布置有电极部的表面，并且与外部环境无关的空间形成在基板部与粘结到基板部的盖部之间。本发明还公开了一种用于制造微电极阵列封装的方法，包括：在包括液晶聚合物的基板部和包括液晶聚合物的盖部形成对准孔；在盖部形成用于电极部暴露的位置窗孔；在基板部的一个表面上形成电极部；通过对准孔使基板部与盖部对准，并将基板部与盖部相互粘结；和切割基板部及粘结到基板部的盖部以提供外部形状。

权利要求

1.一种使用液晶聚合物的用于传感器和神经假肢的微电极阵列封装，所述微电极阵列封装包括微电极阵列，所述微电极阵列包括：

基板部，包括液晶聚合物；

电极部，收集生物信号和传送所收集的生物信号；和

盖部，使所述电极部绝缘并保护所述电极部并且包括液晶聚合物，

其中所述电极部布置成与所述基板部的一个表面接触，所述盖部被粘结接触于所述基板部的布置有所述电极部的表面，并且与外部环境无关的空间形成在所述基板部与粘结到所述基板部的所述盖部之间。

2.根据权利要求1所述的微电极阵列封装，其特征在于，所述盖部包括用于电极部暴露的位置窗孔。

3.根据权利要求1所述的微电极阵列封装，其特征在于，在所述盖部被模制和所述模制的盖部被粘结到所述基板部的一个表面之后形成所述空间。

4.根据权利要求1所述的微电极阵列封装，其特征在于，还包括功能部：记录和处理从所述电极部传送的电信号；产生神经刺激电脉冲并将所述神经刺激电脉冲发送到所述电极部；接收电能和数据；和传输处理的电信号，并且所述功能部被布置在所述空间中。

5.根据权利要求4所述的微电极阵列封装，其特征在于，所述功能部被布置在所述空间中使得所述微电极阵列被与所述功能部整合以形成单一封装。

6.根据权利要求1所述的微电极阵列封装，其特征在于，所述盖部具有比所述基板部高的熔点温度，并且所述盖部和所述基板部通过所述基板部的熔点温度与所述盖部的熔点温度之间的差异而被相互粘结。

7.根据权利要求1所述的微电极阵列封装，其特征在于，所述基板部包括：第一基板部；和上面形成有所述电极部的第二基板部；并且所述第二基板部介于所述第一基板部和所述盖部之间。

8.根据权利要求1所述的微电极阵列封装，其特征在于，

所述基板部包括：第一基板部；和介于所述第一基板部与所述盖部之间的第二基板部；

所述电极部包括：第一电极部，布置成与所述第一基板部的一个表面接触；和第二电极部，布置成与所述第二基板部的一个表面接触；

所述盖部被粘结接触于所述第二基板部的上面布置有所述第二电极部的一个表面，并且独立于外部环境的所述空间形成在所述盖部与粘结于所述盖部的所述第二基板部之间。

9.根据权利要求7或8所述的微电极阵列封装，其特征在于，

所述盖部与所述第一基板部具有比第二基板部高的熔点温度；

并且所述盖部和所述第一基板部通过所述盖部和所述第一基板部的熔点温度与所述第二基板部的熔点温度之间的差异而被粘结到所述第二基板部。

10.一种使用液晶聚合物制造微电极阵列封装的方法，包括：

在包括液晶聚合物的基板部中和在包括液晶聚合物的盖部中形成对准孔；

在所述盖部中形成用于电极部暴露的位置窗孔；

在所述基板部的一个表面上形成电极部；

通过所述对准孔使所述基板部与所述盖部对准，并将所述基板部与所述盖部相互粘结；和

切割所述基板部和粘结到所述基板部的所述盖部以提供外部形状。

11.根据权利要求10所述的用于制造微电极阵列封装的方法，其特征在于，形成所述对准孔、形成用于电极部暴露的所述位置窗孔、粘结所述基板部和所述盖部、和切割所述基板部和所述盖部以提供外部形状通过激光加工被执行。

12.根据权利要求10所述的用于制造微电极阵列封装的方法，其特征在于，所述盖部具有比所述基板部高的熔点温度，并且所述盖部和所述基板部通过所述基板部的熔点温度与所述盖部的熔点温度之间的差异而相互粘结。

13.根据权利要求10所述的用于制造微电极阵列封装的方法，其特征在于，

还包括紧接在形成所述对准孔之后模制所述盖部；

并且所述模制的盖部确保了在所述盖部与所述基板部之间的独立于外部环境的空间。

14.根据权利要求13所述的用于制造微电极阵列封装的方法，其特征在于，模制所述盖部包括通过热压加工模制所述盖部。

15.根据权利要求13所述的用于制造微电极阵列封装的方法，其特征在于，还包括将用于产生/加工信号并且传输/接收信号的功能部布置在所述空间中，从而所述功能部不受外部环境的影响。

16.根据权利要求10所述的用于制造微电极阵列封装的方法，其特征在于，使所述基板部与所述盖部相互粘结包括布置压垫部与所述基板部的不具有电极部的另一个表面接触。

17.根据权利要求16所述的用于制造微电极阵列封装的方法，其特征在于，所述压垫部具有三维表面形态，使得在热结合处理中，不同大小的压力施加到所述基板部的不同位置。

说明书

技术领域

本公开涉及使用液晶聚合物的微电极阵列封装和用于制造该阵列封装的方法。更特别地，本公开涉及一种如下的微电极阵列封装，该阵列封装允许用于实现传感器和神经假肢的电极和信号处理及通信模块能够被使用长的时间，而不会受到体内的湿气和离子的影响，并且涉及制造该阵列封装的方法。

背景技术

通常，术语“微电极阵列”是指一种结构，该结构被附接到或者植入到活体以将生化响应和生物信号转换成为待收集的电信号，或者用以传送电信号用于神经刺激。

这里公开的技术“微电极阵列封装”包括生物信号记录和刺激电极(下文中也称为“微电极”)及其密封封装。特别地，由于生物信号记录和刺激电极应被植入到活体中很长一段时间，它们必须是电绝缘的并且被保护不受体内的湿气和离子的损伤。使用聚合物比如聚酰亚胺(polymide)和聚对二甲苯基(parylene)的传统微电极易于受到体内环境的影响，由此限制了它们的应用。在这些情况中，能够耐受体内环境的液晶聚合物(下文中也称为“LCP”)已经被用作微电极材料。但是，由于这样的LCP具有差的可加工性，迫切需要新的方法。

需要密封封装来绝缘和保护生物信号记录和神经刺激器件或其它电子部件不受湿气或离子的影响。由于密封封装不应该在它们插入到使用者体内之后不利地影响使用者的日常生活，在设计该密封封装中需要考虑的一个最重要的因素是尺寸。因此，有必要使封装允许尺寸的容易修改并且对于湿气和离子具有强的抗性。

发明内容

技术问题

提供了解决上述现有技术中的问题的使用LCP的微电极阵列封装。还提供了用于制造该微电极阵列封装的方法。

解决方案

这里公开了一种包括微电极阵列的微电极阵列封装，所述阵列封装包括：基板部，包括LCP；电极部，收集和传送生物信号；和盖部，使电极部绝缘并保护电极部并且包括LCP，其中所述电极部布置成与基板部的一个表面接触，盖部被粘结接触于基板部的布置有电极部的表面，并且与外部环境无关的空间形成在基板部与粘结到基板部的盖部之间。

这里还公开了用于制造微电极阵列封装的方法，所述方法包括：在包括LCP的基板部和包括LCP的盖部形成对准孔；在盖部形成用于电极部暴露的位置窗孔；在基板部的一个表面上形成电极部；通过对准孔使基板部与盖部对准，并将基板部与盖部相互粘结；和切割基板部及粘结到基板部的盖部以提供外部形状。

本发明的有益效果

这里公开的方法使得能够以稳定且快捷的方式制造微电极阵列封装。相反，相关技术的处理具有缺点，在于它们包括长时间的等离子蚀刻操作，由此对由金属形成的电极图案造成损伤，并且是没有时间效率的。另外，这里公开的方法避免了对形成蚀刻掩膜图案和等离子蚀刻操作的需要，由此减少了制造微电极阵列封装所需要的时间。另外，这里公开的方法使用单一的材料用于密封微电极和其它部分，从而组装的部分不暴露于外部，由此可以有利地实现高密度多通道系统。

附图说明

根据下面结合附图的详细说明，所公开的示例性实施方式的上述和其它的方面、特征和优点将变得清楚，在附图中：

图1是示出根据现有技术的微电极阵列封装的截面图；

图2示出用于制造根据现有技术的使用LCP的微电极阵列的方法；

图3是示出根据这里公开的一个实施方式的微电极阵列封装的截面图；

图4是根据这里公开的一个实施方式的用于制造微电极阵列封装的方法的流程图；

图5是根据这里公开的另一个实施方式的用于制造微电极阵列封装的方法的流程图；

图6示出了根据这里公开的一个实施方式的用于制造微电极阵列封装的方法；和

图7是根据这里公开的一个实施方式的微电极阵列封装的透视图。

具体实施方式

现在将在下文中参考附图更完整地说明示例性实施方式，在附图中示出了示例性实施方式。但是，本公开可以通过许多不同的形式实现，而不应认为局限于这里提出的示例性实施方式。而且，这些示例性实施方式的提供是为了使得本公开透彻和完整，并将本公开的范围完整地传递给本领域技术人员。在本说明书中，可以省略所熟知特征和技术的细节，以避免不必要地模糊所提出的实施方式。

这里使用的术语仅是为了说明特定实施方式的目的，并不意图限制本公开。除非文中另外指出，如这里使用的，单数形式的不定冠词“一个”和定冠词“该”也意图包括多个的形式。另外，术语“一个”等的使用并不标示对于量的限定，而是标示存在至少一个所提到的项。另外还将理解，本说明书中所使用的各种形式的术语“包括”明确了存在所提到的特征、区域、整体、步骤、操作、元件和/或部件等，而并不排除一个或多个其它特征、区域、整体、步骤、操作、元件、部件和/或它们的组合的存在或增加。

除非另外限定，这里使用的全部术语(包括技术术语和科学术语)具有如本领域一个普通技术人员通常理解的相同含义。并将进一步理解，术语，比如词典中通常限定的术语，应被理解为与它们在相关技术和本公开的上下文中的含义一致，并且除非在这里明确地限定，将不被从理想化的或者上位形式的角度进行阐释。

在附图中，图中的相同的附图标记标示相同的元件。图中的形状、尺寸和区域等可以被夸大以为了清楚的目的。

图1是示出根据现有技术的微电极阵列封装的截面图。如图1中所示，根据现有技术，其中包装有电子器件比如信号处理和通信单元(下文中也称为“内部单元”)的密封封装通过馈通(feed-through)被连接于微电极。该封装使用金属或者陶瓷材料形成，并且馈通的暴露部分被覆盖另外的绝缘材料以防止该馈通暴露于外部。由此，由于密封封装与微电极之间的非均质结合的原因，根据现有技术的微电极阵列封装具有差的密封性，由此限制了电极通道尺寸。

图2示出了根据现有技术的用于制造使用LCP的微电极阵列的方法，其中图2(a)示出了等离子蚀刻处理，而图2(b)示出使用热压的热结合处理。

参考图2(a)，由于LCP是不透明材料，每个层上的对准标记不能通过LCP看到。另外，在进行通过热压的热结合处理之后，内部金属图案由于LCP的收缩和膨胀的原因而移位。因此，根据现有技术的制造微电极的方法可以导致蚀刻掩膜的不对准，从而引起对于金属图案或其它结构性部件的损伤。另外，LCP具有低的等离子蚀刻率并且提供了非均匀的蚀刻表面。结果，在经由等离子蚀刻形成用于电极暴露的窗孔和电极的外部形状时，根据现有技术的等离子蚀刻处理可以导致对金属图案和其它结构性部件的损伤。

图2(b)示出了避免如图2(a)中所示的等离子蚀刻处理的上述问题的替代处理。在图2(b)中所示的处理中，用于电极暴露的窗孔在进行LCP结合处理之前形成。但是，图2(b)中示出的处理带来了另一个问题。换句话说，在根据现有技术的通过热压进行的热结合处理中，相同大小的压力被施加到每个层，同时里面具有窗孔的层在窗孔的边界部经受相对过量的压力。这样的过量压力可以导致对金属图案和其它结构性部件的损伤。另外，当LCP具有比热压的加热温度低的熔点温度时，可以发生回流现象，导致预制微孔的消失。

图3是示出根据这里公开的一个实施方式的微电极阵列封装的截面图。根据这里公开的一个实施方式的微电极阵列封装被提供以克服在如图1和图2中所示的现有技术的传统处理中发生的上述问题。图3(a)示出了双层结构，图3(b)、图3(c)和图3(d)均示出三层结构。使用具有不同厚度和热膨胀系数(CTE)的若干种LCP，这些多层结构能够被利用来控制微电极阵列封装的总体高度和表面曲率。另外，如图3(d)中示出的多层结构通过克服封装的水平方向尺寸的限制而允许通道数目的竖向扩展。

如图3(a)所示的微电极阵列封装包括：基板部10，包括LCP；电极部30，形成于基板层上；功能部50，连接于电极部并且进行信号处理和通信；和盖部20，使电极部和功能部绝缘并保护电极部和功能部并且包括LCP。盖部还包括位置窗孔40，电极部通过该位置窗孔40暴露于外部环境。可以通过窗孔40收集生物信号，然后借助于电极部30将所收集的生物信号传送到功能部50。另外，功能50处理、存储和传输/接收信号。功能部50设有内部天线，以通过与外部控制器的通信传输生物信号。功能部50包括与上述的内部单元相同的元件。

电极部30收集生物信号。电极部30还作用为提供生物刺激电流。内部单元连接于电极部30，从而所收集的生物信号被传送到内部单元。另外，内部单元处理、存储和分析生物信号，并将生物信号传输到外部部件。电极部30形成于基板部上并且可以具有金属图案状形状。

微电极包括基板部10、盖部20和电极部30。微电极收集生物信号或者提供生物刺激信号。微电极通过电极部30将收集的生物信号传送到内部单元，接收内部单元提供的生物刺激电流或者信号，并且通过电极部将所述电流或者信号应用于体内的组织。

基板部10提供了上面形成有电极部30的基板。当微电极阵列封装插入活体内时，基板部10还作用以使微电极阵列封装内的结构元件或者电极部绝缘并保护所述结构元件或者电极部。

盖部20遮盖所述基板部和所述电极部。盖部20还包括位置窗孔40，电极部的一部分通过位置窗孔40暴露于体内环境。通过位置窗孔40，电极部可以接触体内的组织以收集生物信号或者提供生物刺激电流或者信号。当微电极阵列插入活体内时，盖部20还作用以对微电极阵列封装内的结构元件或者电极部绝缘并保护所述结构元件或者电极部。

为进行基板部10与盖部20之间的热结合处理，使用了熔点之间的差异。通过热压焊接或者激光焊接进行结合处理。当调节热压处理中的温度成为在基板部的熔点与盖部的熔点之间的温度时，较低熔点温度的部分熔化，使得两个部分被相互粘结。另外，当使用激光焊接处理时，在一定压力下的激光加热使得较低熔点部分熔化从而两个部分被相互粘结。因此，盖部和基板部使用具有不同熔化温度的LCP。

另外，如图3(a)的截面图所示，盖部20形成为具有“∏”形弯曲，而当盖部与基板部相互粘结时形成空间。功能部50布置于该空间中以执行它的功能，而不会受到外部环境的影响。由于功能部50布置在该空间中，包括电极部、基板部和盖部的微电极可以与功能部整合，由此实现形成为单封装形式的微电极阵列封装。

布置在该空间中的功能部50避免了对于如图1的微电极阵列中所示的馈通的需要。因此，可以克服对于通道数目的限制。另外，结果产生的封装显示了良好的密封性，因为结果产生的封装使用单一材料结合以替代金属或陶瓷密封封装与微电极之间的非均质结合。

图3(b)示出了微电极阵列封装，其中图3(a)的基板部10，包括第一基板部11和第二基板部12。如上述的，图3(b)中所示的三层结构可以控制微电极阵列封装的高度(或厚度)及曲率。类似图3(b)中所示的微电极阵列封装，第一基板部11具有的熔点温度不同于第二基板部12和盖部20中的任一个的熔点温度。第一基板部11和第二基板部12及盖部20通过它们具有不同的LCP熔点温度的附带条件而相互粘结在一起。在如图3(b)中所示的微电极阵列封装中，第二基板部12具有比盖部20低的熔点温度。

图3(c)示出了微电极阵列封装，其中图3(a)的盖部20包括第一盖部21和第二盖部22。如图3(c)所示的微电极阵列封装具有三层结构，以控制该封装的高度(或厚度)和曲率，并用以强化在盖部上形成的封装形状。在图3(c)中所示的微电极阵列封装中，第一盖部21具有比基板部10和第二盖部22低的熔点温度。由于形成有窗孔40的第一盖部21具有较低的熔点温度，在高温结合处理中可能发生回流现象。考虑到这点，第一盖部具有与第二盖部的窗孔相比更大的窗孔。

图3(d)示出了微电极阵列封装，其中第一基板部11和第二基板部12均包括电极部。以此方式形成的三层或者更高层的结构允许微电极阵列封装的电极通道的数目在竖直方向上及在水平方向上的扩展。在图3(d)中所示的微电极阵列封装中，第二基板部具有比盖部和第一基板部低的熔点温度。由此，在高温结合处理中可能发生回流现象。考虑于此，第二基板部与盖部的窗孔相比具有更大的窗孔。

图4是用于制造根据这里公开的一个实施方式的微电极阵列封装的方法的流程图。该方法包括：在包括LCP的基板中和在包括LCP的盖部中形成对准孔(S100)；在盖部中形成用于电极部暴露的位置窗孔(S200)；在基板部的一个表面上形成电极部(S300)；将基板部和盖部彼此粘结(S400)；和切割基板部和粘结到基板部的盖部以提供外部形状(S500)。

根据这里公开的用于制造微电极阵列封装的方法的一个实施方式，具有用于精确对准处理的精细标记形状(key-shapes)的对准孔形成于每个部分上，与现有技术中的包括形成金属图案的对准标记的方法不同。根据现有技术，对准标记形成在基板部上，所述部分被彼此组装在一起，接着在定位对准标记之后进行蚀刻。但是，由于LCP是不透明材料，如上所述的对准标记的使用妨碍了对准标记的定位，由此导致不对准。

为解决上述问题，根据一个实施方式的用于使用LCP制造微电极阵列封装的方法包括：在基板部和盖部中形成对准孔，并且两个部分均使用对准孔彼此对准。该方法避免了对于根据现有技术的方法的使用蚀刻掩膜进行的长时间等离子蚀刻操作的需要，由此防止了这样的不对准。另外，由于该方法不包括使用蚀刻掩膜的等离子蚀刻操作，因此它可以减少制造蚀刻掩膜所需要的成本和时间，并防止了各部分或结构被蚀刻操作损伤。

与根据现有技术的方法不同，根据一个实施方式的用于制造微电极阵列封装的方法包括，在不同部分被彼此粘结之前形成用于电极部暴露的位置窗孔。在粘结盖部和基板部之前形成用于电极部暴露的窗孔意图防止结构或金属图案(电极部)在蚀刻过程中被不对准损伤。另外，以上述的方式形成用于电极部暴露的窗孔意图避免对于蚀刻掩膜的需要，不然则在根据现有技术的热结合处理之后需要该蚀刻掩膜用于蚀刻操作，由此减小了制造蚀刻掩膜图案所需要的时间和成本。

换句话说，根据这里公开的方法的一个实施方式，对准孔和用于电极部暴露的窗孔在形成微电极阵列封装之前被彼此粘结之前形成，由此防止在蚀刻过程中对电极的损伤和不对准。另外，根据这里公开的方法的一个实施方式的方法采用激光蚀刻处理以替代等离子蚀刻处理，由此避免了对于蚀刻掩膜的需要并减小了进行蚀刻所要求的时间和成本。

在形成包括LCP的基板部中的及包括LCP的盖部中的对准孔的操作中(S100)，形成对准孔以使各层中的孔的位置与电极部的位置对准。该对准孔用以防止在随后的在基板部与盖部之间的热结合、用于电极部暴露的窗孔的形成、和电极部的形成期间发生不同部分的不对准。在基板部与盖部被相互粘结之前形成对准孔是由于LCP的不透明的原因。形成如根据现有技术的方法中的使用金属图案的形成对准标记，妨碍阻止在粘结基板部与盖部之后对对准标记的定位。相反，具有精细标记形状的对准孔使得能够精确地对准基板部和盖部和电极部的位置。

在盖部中形成用于电极部暴露的位置窗孔40的操作中(S200)，结果形成的孔40具有随LCP盖部的熔点温度和LCP基板部的熔点温度变化的尺寸。如果盖部具有比与盖部的底部接触的LCP基板部低的熔点温度，则窗孔40可以形成为比期望的最终尺寸大。这是因为窗孔可以由于在随后的热结合处理期间的回流现象而收缩。另一方面，如果盖部具有比基板部高的熔点温度，则窗孔40可以形成为具有与所期望的最终尺寸相同的尺寸。这是因为盖部的比基板部高的熔点阻止盖部在热结合处理中熔化，由此在盖部中形成的窗孔40不经历变形。

在基板部上形成电极部的操作中(S300)，电极部通过使用传统的基于半导体的制造工艺形成，比如通过薄金属膜沉积、光刻法、和湿法刻蚀或套芯加工(lift-off process)。在光刻步骤中，用于电极图案的光掩膜与前述的基板部上的对准孔对准，从而电极部能够形成在期望的位置上。

在将基板部与盖部彼此粘结的操作中(S400)，对准销插入对准孔从而基板部与盖部对准，接着两个部分被彼此粘结。在该操作中(S400)，基板部与盖部通过热压焊接或者激光焊接被彼此粘结。如上所述，不同部分的不同的熔点温度使得能够在热压焊接或激光焊接中进行所述部分的热结合。换句话说，通过具有低的熔点温度的部分实现结合。

另外，使基板部与盖部结合的操作(S400)可以另外包括，布置压垫部以防止结构在热压焊接或激光焊接中受到压力的损伤。压垫部被布置成使得压垫部接触基板部的不具有电极部的表面。压垫部具有预定的3D表面形状，由此通常的压力被施加到该3D表面的凸部，而不是施加到该3D表面的凹部。该附加的布置压垫部的操作防止了对用于电极部暴露的窗孔或对于电极部的损伤。

在切割基板部和盖部以提供外部形状的操作中(S500)，外部形状之外的不期望的部分通过对准孔的使用被切除。该切割操作完成了微电极阵列封装的制造。

另外，在包括LCP的基板部和包括LCP的盖部中形成对位孔的操作(S100)、在盖部中形成用于电极部暴露的位置窗孔的操作(S200)、和切割基板部和盖部以提供外部形状的操作(S500)可以通过激光加工来进行。采用激光加工的原因在于，现有技术中使用的等离子加工产生了低的蚀刻速率和增加的电极部的曝光时间，而导致对于电极部和非均一蚀刻表面和外观的损伤。

图5是根据这里公开的另一个实施方式的用于制造微电极阵列封装的方法的流程图。该方法包括：在包括LCP的基板部和包括LCP的盖部中形成对准孔(S100)；模制盖部(S150)；在盖部上形成用于电极部暴露的位置窗孔(S200)；在基板部的一个表面上形成电极部(S300)；将基板部与盖部彼此粘结(S400)；和切割基板部与粘结于基板部的盖部以提供外部形状(S500)。

换句话说，图5的流程图类似于图4中的流程图，不同之处在于前者还包括在紧接形成对准孔(S100)之后模制盖部(S150)。模制盖部的操作确保了盖部与基板部之间的空间。该空间独立于外部环境。例如，该空间不接触体内的湿气或者离子。另外，模制盖部的操作(S150)可以包括通过热压加工模制盖部。提供与该空间的尺寸相符的模，接着基板部被引入到模内，之后加压和加热以获得被模制成所期望的形状的基板部。

参考图1，需要单独的密封封装以安装根据现有技术的内部单元。密封封装包括金属或者陶瓷材料。换句话说，密封封装由与微电极部的材料不同的材料形成。因此，如图1中所示，使用馈通以将密封封装结合到微电极部，而导致密封性的劣化和对通道数目的限制。

相反，如图5的(S150)中所示地模制盖部提供了由单一LCP材料形成的空间，且内部单元被布置在该空间中。换句话说，提供由基板部和盖部围绕的单一封装，由此实现了改进的密封性。另外，避免了馈通的使用，由此电极部可以形成为具有高密度多通道结构，而没有与馈通通道的数目相关的限制。换句话说，可以实现使用单一材料的微电极阵列封装，由此解决了在现有技术中发生的问题。

现在将说明这里公开的用于制造微电极阵列封装的方法的示例性实施方式。每个实施方式可以实现为具有不同厚度的微电极阵列封装。下面的示例性实施方式仅用说明性的目的，而不意图限定本公开的范围。

图6示出了根据这里公开的一个实施方式的用于制造微电极阵列封装的方法。在图6中所示的实施方式中，微电极阵列封装使用两个LCP层制造。在图6(a)中所示的操作中，在包括LCP的基板部和包括LCP的盖部中形成对准孔。在基板部的热结合和盖部的热结合中，两个部分通过对准孔对准。对位孔通过激光加工形成。

在图6(b)中所示的操作中，盖部被模制。在模制操作中，对准销70插入对准孔以防止对准孔的移位。盖部被模制以提供“∏”形弯曲，由此在盖部与基板部之间的结合时形成空间。在图6(c)中所示的操作中，用于电极部暴露的位置窗孔40形成在模制的盖部中。窗孔40作用为收集生物信号所穿过的通路。窗孔40通过激光加工形成。在图6(d)中所示的操作中，电极部30形成在基板部上。电极部30将生物信号传输到内部单元。信号敏感性随电极部的曝光程度而变化。

在图6(e)中所示的操作中，内部单元被布置和组装在所述空间中，基板部与盖部通过热压焊接或者激光焊接被彼此粘结。压模90被设计成向具有内部单元的部分(即，具有“∏”形弯曲的部分)提供空的空间，如虚线所示，以防止易被热影响的电子器件和电池在热结合处理中被加热。当窗孔40和具有空间的部分受到过大压力时，用于电极部暴露的窗孔40或者电极部可能被损伤。由此，设置另外的压垫部80以防止对于窗孔40或电极部的这样的损伤。在允许压垫部80与基板部的不具有电极部的一个表面接触之后，压模90被安装到位，接着进行热压焊接或者激光焊接。为防止窗孔40与电极部的不对准，对准销70在加压和加热之前插入对位孔。图6(f)示出了完成的微电极阵列封装。

用于制造具有如图3(b)所示的三层结构的微电极阵列封装的方法可以通过图6中所示的处理来进行。在本情况中，由于基板部包括第一基板部和第二基板部，对准孔在图6(a)中所示的操作中形成在三个部分(第一基板、第二基板和盖)处。接着，在如图6(e)中所示的操作中，两个基板部而不是一个基板部被引入到模中，之后进行热压焊接或者激光焊接。

用于制造具有如图3(c)所示的三层结构的微电极阵列封装的方法可以通过图6中所示的处理来进行。在此情况下，由于盖部包括第一盖部和第二盖部，对准孔在图6(a)中所示的操作中形成在三个部分(基板、第一盖和第二盖)处。另外，在如图6(b)中所示的操作中，两个盖部被模制，之后用于电极部暴露的位置窗孔在图6(c)中所示的操作中形成于两个盖部。接着，在如图6(e)中所示的操作中，两个盖部而不是一个盖部被引入到模中，之后进行热压焊接或者激光焊接。

同时，在制造具有如图3(d)中所示的三层结构的微电极阵列封装的方法的情况中，第一基板部与第二基板部中的每一个分别均包括电极部。由此，对准孔在图6(a)中所示的操作中形成在三个部分(第一基板、第二基板和盖)中。另外，附加的用于电极部暴露的位置窗孔在如图6(c)中所示的操作中形成于第二基板部，接着每个电极部在如图6(d)中所示的操作中形成于第一基板部和第二基板部。接着，在如图6(e)中所示的操作中，内部单元与两个基板部组装，之后进行热压焊接或者激光焊接。

图7是根据这里公开的一个实施方式的微电极阵列封装的透视图。与图1中所示的传统的微电极阵列封装不同，图7中所示的微电极阵列封装具有单一封装。在图7中，示出了微电极阵列封装的两个部分，其中上部示出了上文中所述的盖部，而下部示出了包括电极部和功能部的基板部。如根据图7能够观察到的，这里公开的微电极阵列封装与传统的微电极阵列封装显著地不同。

虽然已经示出和说明了示例性实施方式，本领域技术人员将明白在不偏离由所附权利要求限定的本公开的精神和范围的前提下，可以对示例性实施方式在形式和细节方面进行各种改变。

另外，在不偏离本公开的基本范围的前提下，能够根据本公开的教示做出许多修改以适应特定的情形或者材料。因此，意图使本公开不局限于作为最佳实施方式公开的用于执行本公开的特定示例性实施方式，而本公开将包括在所附权利要求的范围内的全部实施方式。

使用液晶聚合物的微电极阵列封装及其制造方法专利购买费用说明

Q：办理专利转让的流程及所需资料

A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。

1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。

2：按规定缴纳著录项目变更手续费。

3：同时提交相关证明文件原件。

4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。

Q:专利著录项目变更费用如何缴交

A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式

Q：专利转让变更，多久能出结果

A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。