专利摘要

本发明公开了一种基于晶体振荡器电路的倍频装置，所述倍频装置除现有的晶体振荡器电路的结构外，还包括能够实现频率选择的电感和电容，以及能够实现倍频效果的级联的多个晶体管电路。该倍频装置通过在晶体振荡器电路中增加合适的有源器件和电容、电感，可以获得任意倍数的晶体基频的频率输出，且经过所述倍频装置输出的高频率的时基信号或参考时钟信号的相位噪声基本与基频晶体振荡器的相位噪声相同，能够满足高性能系统对时基信号或参考时钟信号的相位噪声的要求。

权利要求

1.一种基于晶体振荡器电路的倍频装置，其特征在于，包括晶体、第一电阻、第一电容、第二电容、第三电容、第一电感和K个级联的晶体管电路；K为不小于2的正整数；

其中，所述第一电阻的第一端连接晶体的第一端，第二端连接晶体的第二端；所述第一电容的第一端连接晶体的第一端，第二端接地；所述第二电容的第一端连接晶体的第二端，第二端接地；所述第一电感的第一端连接电源电压，第二端连接所述倍频装置的输出端；所述第三电容的第一端连接电源电压，第二端连接所述倍频装置的输出端；所述倍频装置的输出端为距离所述晶体线路最长的第K晶体管电路中，与P型晶体管的源端连接的线端；

所述晶体管电路包括：P型晶体管和N型晶体管；所述P型晶体管和N型晶体管的栅端与所述晶体的第一端连接，漏端与所述晶体的第二端连接；

在有源情况下，每一个晶体管电路通过所述第一电阻的反馈，形成放大器，K个级联的晶体管电路即将K组放大器级联，实现信号的混频运算，得到K倍频信号，所述K倍频信号通过所述倍频装置的输出端输出。

2.根据权利要求1所述的倍频装置，其特征在于，所述K个级联的晶体管电路中距离所述晶体线路最短的第一晶体管电路中，P型晶体管的源端连接与所述第一晶体管电路相邻的第二晶体管电路中N型晶体管的源端；所述第一晶体管电路的N型晶体管的源端接地。

3.根据权利要求1所述的倍频装置，其特征在于，所述K个级联的晶体管电路中距离所述晶体线路最长的第K晶体管电路中，P型晶体管的源端的连接线为所述倍频装置K次倍频后的输出端；N型晶体管的源端连接与所述第K晶体管电路相邻的第K-1晶体管电路中P型晶体管的源端。

4.根据权利要求1所述的倍频装置，其特征在于，所述K个级联的晶体管电路中，所有的N型晶体管的衬底接地或接低电压。

5.根据权利要求1所述的倍频装置，其特征在于，所述K个级联的晶体管电路中，所有的P型晶体管的衬底接N型晶体管的源端或接高电压。

6.根据权利要求1所述的倍频装置，其特征在于，所述K个级联的晶体管电路中，除距离所述晶体线路最长的第K晶体管电路外，任意一个晶体管电路L中的P型晶体管的源端连接在第L+1晶体管电路的N型晶体管的源端。

7.根据权利要求1所述的倍频装置，其特征在于，所述第一电阻为可调电阻；所述第一电容、第二电容和第三电容为可调电容；所述第一电感为可调电感。

说明书

技术领域

本发明涉及振荡器电路领域，更具体的说，是涉及一种基于晶体振荡器电路的倍频装置。

背景技术

振荡器电路可以产生稳定的时基或参考时钟信号，用于通信中的本振信号产生或系统时钟。图1为一种通用的集成晶体振荡器电路结构图，如图1所示，其包括P型晶体管M1，N型晶体管M2，负载电容C1和C2，电阻R0和晶体，晶体的两端分别为X1和X2。其工作原理为：N型晶体管M2和P型晶体管M1组成的晶体管电路通过电阻R0的反馈，形成放大器，为有源电路和晶体组成的环路提供满足晶体振荡所需的增益要求，也即为振荡提供能量，而负载电容C1和C2通过移动相位来满足晶体振荡所需的相位要求。其中，晶体管电路中的N型晶体管M2和P型晶体管M1的连接方式为：P型晶体管M1的源端和衬底连接电源电压，栅端连接晶体的X1端，漏端连接晶体的X2端；N型晶体管M2的源端和衬底连接地，栅端连接晶体的X1端，漏端连接晶体的X2端。

图1所示的晶体振荡电路只能产生晶体本身特性决定的基波振荡信号，通常都只能产生50MHz左右或以下的时基信号或参考时钟信号。而在光通信和高速通信中，为了保证更好的通信性能，往往需要更高频率(例如100MHz以上)的时基信号或参考时钟信号。由于高频率的基频晶体本身成本很高，因此现有技术中，为了得到更高频率的参考时钟或时基信号，通常采用频率综合的方式，但是，采用频率综合的方式得到的高频率的时基信号或参考时钟信号的相位噪声比较大，不能满足高性能系统对时基信号或参考时钟信号的要求。

发明内容

有鉴于此，本发明提供了一种基于晶体振荡器电路的倍频装置，以克服现有技术中由于采用频率综合的方法获得高频信号而导致的获取到的高频率的时基信号或参考时钟信号的相位噪声高的问题。

为实现上述目的，本发明提供如下技术方案：

一种基于晶体振荡器电路的倍频装置，包括晶体、第一电阻、第一电容、第二电容、第三电容、第一电感和K个级联的晶体管电路；K为不小于2的正整数；

其中，所述第一电阻的第一端连接晶体的第一端，第二端连接晶体的第二端；所述第一电容的第一端连接晶体的第一端，第二端接地；所述第二电容的第一端连接晶体的第二端，第二端接地；所述第一电感的第一端连接电源电压，第二端连接所述倍频装置的输出端；所述第三电容的第一端连接电源电压，第二端连接所述倍频装置的输出端；所述倍频装置的输出端为距离所述晶体线路最长的第K晶体管电路中，与P型晶体管的源端连接的线端；

所述晶体管电路包括：P型晶体管和N型晶体管；所述P型晶体管和N型晶体管的栅端与所述晶体的第一端连接，漏端与所述晶体的第二端连接；

在有源情况下，每一个晶体管电路通过所述第一电阻的反馈，形成放大器，K个级联的晶体管电路即将K组放大器级联，实现信号的混频运算，得到K倍频信号，所述K倍频信号通过所述倍频装置的输出端输出。

可选的，所述K个级联的晶体管电路中距离所述晶体线路最短的第一晶体管电路中，P型晶体管的源端连接与所述第一晶体管电路相邻的第二晶体管电路中N型晶体管的源端；所述第一晶体管电路的N型晶体管的源端接地。

可选的，所述K个级联的晶体管电路中距离所述晶体线路最长的第K晶体管电路中，P型晶体管的源端的连接线为所述倍频装置K次倍频后的输出端；N型晶体管的源端连接与所述第K晶体管电路相邻的第K-1晶体管电路中P型晶体管的源端。

可选的，所述K个级联的晶体管电路中，所有的N型晶体管的衬底接地或接低电压。

可选的，所述K个级联的晶体管电路中，所有的P型晶体管的衬底接N型晶体管的源端或接高电压。

可选的，所述K个级联的晶体管电路中，除距离所述晶体线路最长的第K晶体管电路外，任意一个晶体管电路L中的P型晶体管的源端连接在第L+1晶体管电路的N型晶体管的源端。

可选的，所述第一电阻为可调电阻；所述第一电容、第二电容和第三电容为可调电容；所述第一电感为可调电感。

经由上述的技术方案可知，与现有技术相比，本发明实施例公开了一种基于晶体振荡器电路的倍频装置，所述倍频装置除现有的晶体振荡器电路的结构外，还包括能够实现频率选择的电感和电容，以及能够实现倍频效果的级联的多个晶体管电路。该倍频装置通过在晶体振荡器电路中增加合适的有源器件和电容、电感，可以获得任意倍数的晶体基频的频率输出，且经过所述倍频装置输出的高频率的时基信号或参考时钟信号的相位噪声基本与基频晶体振荡器的相位噪声相同，能够满足高性能系统对时基信号或参考时钟信号的相位噪声的要求。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为一种通用的集成晶体振荡器电路结构图；

图2为本发明实施例公开的基于晶体振荡电路的倍频装置的电路结构图；

图3为本发明实施例公开的3倍频装置的结构示意图；

图4为图3所示3倍频装置的晶体振荡器倍频电路的信号瞬态效果图；

图5为图4中信号的局部放大效果图；

图6为图3所示3倍频装置中晶体振荡器电路的相位噪声效果图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图2为本发明实施例公开的基于晶体振荡电路的倍频装置的电路结构图，参见图2所示，所述倍频装置可以包括：晶体X、第一电阻R1、第一电容C1、第二电容C2、第三电容C3、第一电感L1和K个级联的晶体管电路M。

其中，所述K为不小于2的正整数。

其中，所述第一电阻R1的第一端连接晶体的第一端X1，第二端连接晶体的第二端X2；所述第一电容C1的第一端连接晶体的第一端X1，第二端接地；所述第二电容C2的第一端连接晶体的第二端X2，第二端接地；所述第一电感L1的第一端连接电源电压VDD，第二端连接所述倍频装置的输出端Krd；所述第三电容C3的第一端连接电源电压VDD，第二端连接所述倍频装置的输出端Krd。所述倍频装置的输出端为距离所述晶体线路最长的第K晶体管电路中，与P型晶体管的远端连接的线端。

所述晶体管电路M包括P型晶体管和N型晶体管，所述P型晶体管和N型晶体管的栅端与所述晶体的第一端连接，漏端与所述晶体的第二端连接。

在有源情况下，每一个晶体管电路通过所述第一电阻的反馈，形成放大器，K个级联的晶体管电路即将K组放大器级联，实现信号的混频运算，得到K倍频信号，所述K倍频信号通过所述倍频装置的输出端输出。

为了便于理解本发明实施例公开的基于晶体振荡器电路的倍频装置，下面以包括3个级联的晶体管电路M的倍频装置为例介绍。图3为本发明实施例公开的3倍频装置的结构示意图，参见图3所示，图3所示的倍频装置由N型晶体管M1，M3和M5，P型晶体管M2，M4和M6，电感L1，电阻R1，电容C1，C2和C3以及晶体所组成。为了图示清晰，N型晶体管M5和M3的衬底连接省略，它们都连接地(GND)。它们的连接关系如下：电感Lx的一端连接电源电压(VDD)，另一端连接3次倍频后的输出端3rd；电容C3的一端连接电源电压(VDD)，另一端连接3次倍频后的输出端3rd；P型晶体管M6的源端和衬底连接输出端3rd，其栅端连接晶体的X1端，其漏端连接晶体的X2端(也即基频输出端1st)；N型晶体管M5的源端连接P型晶体管M4的源端和衬底，其衬底连接地(GND)，其栅端连接晶体的X1端，其漏端连接晶体的X2端(也即基频输出端1st)；P型晶体管M4的源端和衬底连接N型晶体管M5的源端，其栅端连接晶体的X1端，其漏端连接晶体的X2端(也即基频输出端1st)；N型晶体管M3的源端连接P型晶体管M2的源端和衬底，其衬底连接地(GND)，其栅端连接晶体的X1端，其漏端连接晶体的X2端(也即基频输出端1st)；P型晶体管M2的源端和衬底连接N型晶体管M3的源端，其栅端连接晶体的X1端，其漏端连接晶体的X2端(也即基频输出端1st)；N型晶体管M1的源端和衬底连接地(GND)，其栅端连接晶体的X1端，其漏端连接晶体的X2端(也即基频输出端1st)；电阻R1的一端连接晶体的X1端，其另一端连接晶体的X2端(也即基频输出端1st)；电容C1的一端连接晶体的X1端，其另一端接地(GND)；电容C2的一端连接晶体的X2端(也即基频输出端1st)，其另一端接地(GND)；晶体的两端则分别连接在X1端和X2端。

图3所示3倍频装置的晶体振荡器倍频电路的工作原理如下：电容C1和C2为晶体振荡电路提供相位补偿，而M1和M2，M3和M4，M5和M6组成三个晶体管电路M，通过电阻R1提供偏置实现三个增益放大器，进而实现晶体振荡电路。由于三组增益放大器级联(如图3中三个晶体管电路M)，相当于对信号进行混频运算，由于共有3组相同的晶体管电路M，且该3组晶体管电路M的输入输出连接相同，实际上就实现了信号的3倍频。3倍频的信号通过L1和C3进行频率选择，并通过3rd端输出。

由此，可以确定，所述K个级联的晶体管电路中距离所述晶体线路最短的第一晶体管电路中，P型晶体管的源端连接与所述第一晶体管电路相邻的第二晶体管电路中N型晶体管的源端；所述第一晶体管电路中的N型晶体管的源端接地。

所述K个级联的晶体管电路M中距离所述晶体线路最长的第K晶体管电路M中，P型晶体管的源端的连接线为所述倍频装置K次倍频后的输出端；N型晶体管的源端连接与所述第K晶体管电路M相邻的第K-1晶体管电路M中P型晶体管的源端。

所述K个级联的晶体管电路M中，所有的N型晶体管的衬底接地或接低电压。

所述K个级联的晶体管电路中，所有的P型晶体管的衬底接N型晶体管的源端或接高电压。不同的P型晶体管的衬底可以接不同的N型晶体管的源端，如，为了线路清晰，K个级联的晶体管电路中，距离所述晶体线路最长的第K晶体管电路中的P型晶体管衬底直接连接电源，其他任意一个晶体管电路中的P型晶体管的衬底都连接在其相邻的、线路远离晶体的N型晶体管的源端。

所述K个级联的晶体管电路M中，除距离所述晶体线路最长的第K晶体管电路M外，其他的任意一个晶体管电路L中的P型晶体管的源端和衬底相连，并连接在与其相邻的第L+1晶体管电路M中的N型晶体管的源端。

需要说明的，在图3中，只是以3倍频装置作为示例，实际应用中，可以根据需要设计任意倍频的倍频装置，想要得到几倍频的频率，所述倍频装置就包括几个晶体管电路M。但是，考虑到实际的电路工艺，电源电压和器件参数特性的不同，在实现某一倍频数值的频率输出时，需要对倍频装置中的N型晶体管、P型晶体管、电阻、电感、电容和电源电压的取值做合理设置和优化。

因此，本发明实施例公开的倍频装置中，所述第一电阻可以为可调电阻；所述第一电容、第二电容和第三电容可以为可调电容；所述第一电感可以为可调电感。

对C3和L1的调整可以采用离散数字控制方式，也可以采用连续模拟控制方式；对电源电压、有源器件的参数(如N型晶体管和P型晶体管的长宽比)、电阻R1、电容C1和电阻C2的调整可以是通过电路性能指标参数的采集，通过反馈控制实现调整，也可以通过离散的方式通过片外控制实现调整。

图4为图3所示3倍频装置的晶体振荡器倍频电路的瞬态效果图，图5为图4中信号的局部放大效果图。此时图3中的所述晶体为40MHz的晶体，图4和图5中，横轴为时间轴，单位为毫秒(ms)，纵轴为电压，单位为伏(V)，上半部分为基频信号1st的输出波形(40MHz的信号)，下半部分为3倍频信号3rd的输出波形(40*3＝120MHz的信号)。从图5中可以了解，本发明实施例公开的倍频装置能够实现比较精确的3倍频。同理，基于本发明的技术思想，可以实现满足一定精确度的任意倍频结果。

图6为图3所示3倍频装置中晶体振荡器电路的相位噪声效果图。市场上的通用晶振的相位噪声性能，如40MHz基频情况下的相位噪声性能如下：-140dBc/Hz1kHz，-152dBc/Hz100kHz。对比图6中的相位噪声数据可知，本发明实施例实现的3倍频信号(40X3＝120MHz信号)的相位噪声性能达到了市场上通用的基频(40MHz信号)晶体振荡器的相位噪声性能。

本实施例中，所述倍频装置除现有的晶体振荡器电路的结构外，还包括能够实现频率选择的电感和电容，以及能够实现倍频效果的级联的多个晶体管电路M。该倍频装置通过在晶体振荡器电路中增加合适的有源器件和电容、电感，可以获得任意倍数的晶体基频的频率输出，且经过所述倍频装置输出的高频率的时基信号或参考时钟信号的相位噪声基本与基频晶体振荡器的相位噪声相同，能够满足高性能系统对时基信号或参考时钟信号的相位噪声的要求。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

一种基于晶体振荡器电路的倍频装置专利购买费用说明

Q：办理专利转让的流程及所需资料

A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。

1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。

2：按规定缴纳著录项目变更手续费。

3：同时提交相关证明文件原件。

4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。

Q:专利著录项目变更费用如何缴交

A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式

Q：专利转让变更，多久能出结果

A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。