专利摘要

本发明公开了一种光子晶体全光多步延迟或变换逻辑门，它由一个光开关单元、一个光子晶体结构单元、一个参考光源、一个吸波负载、一个D触发器单元和一个存储器或延迟器组成；存储器或延迟器输入端与逻辑信号X1连接，输出端与光开关单元的延迟信号输入端连接；光开关单元的逻辑信号输入端与逻辑信号X2连接；参考光源与光开关单元的参考光输入端连接；光开关单元的三个中间信号输出端分别与光子晶体结构单元的第一、二中间信号输入端和吸波负载连接；时钟控制信号CP与光开关单元的时钟信号CP输入端和D触发器单元的时钟信号输入端连接；光子晶体结构单元的输出端与D触发器单元的D信号输入端连接。本发明易与其它光学逻辑元件集成。

权利要求

1.一种光子晶体全光多步延迟或变换逻辑门，其特征在于：包括一个时钟信号、一个二分支波导、两个逻辑信号、一个光开关、一个光子晶体结构、一个参考光源、一个吸波负载、一个D触发器、一个存储器或延迟器；所述二分支波导包括一个输入端、两个输出端；所述光开关为3×3光选通开关，包括一个参考光输入端、三个信号输入端、三个信号输出端；所述光子晶体结构为一个二维光子晶体“十”字交叉波导非线性腔，包括一个四端口、一个非线性腔；所述交叉波导的左端为第一信号输入端、下端为第二信号输入端、右端为闲置端、上端为输出端；所述交叉波导内设置非线性腔；所述非线性腔由八个第一长方形线性介质杆、四个第二长方形线性介质杆和一个正方形介质柱在纵、横两个波导方向分别构成准一维光子晶体结构，在所述非线性腔中心设置正方形介质柱，该介质柱为非线性介质柱；所述正方形介质柱的四周邻近处设置所述第二长方形线性介质杆；两两相邻的所述第一长方形线性介质杆相距0.2668d，其中d为光子晶体的晶格常数；所述D触发器包括两个信号输入端、一个信号输出端；所述时钟信号与所述二分支波导的输入端连接，所述二分支波导的两个输出端与所述光开关的第一信号输入端、所述D触发器的第一信号输入端连接；所述光开关的第三信号输入端与第二逻辑信号连接，所述光开关的三个信号输出端与所述光子晶体结构的第一、二信号输入端、所述吸波负载连接；所述参考光源输出的参考光与所述光开关的参考光输入端连接；所述D 触发器的第二信号输入端与所述光子晶体结构的输出端连接；所述D触发器信号输出端的输出信号为全光多步延迟或变换逻辑门的输出信号，即系统输出信号；所述存储器或延迟器包括一个输入端、一个输出端；所述存储器或延迟器的输入端与第一逻辑信号连接，其输出端与所述光开关的第二信号输入端连接；通过所述时钟信号控制工作，在tn时刻，令所述时钟信号等于零，所述光子晶体结构的第二信号输入端的输入信号等于所述延迟器输出端的延迟信号X1 (tn-k), 该延迟信号存储在所述光子晶体结构中，即此刻所述光子晶体结构输出端的输出信号为 X1 (tn-k)，所述D触发器的第一信号输入端的输入为零，处于关闭状态；在tn+1时刻，令所述时钟信号等于1，所述光子晶体结构的第一信号输入端的输入信号等于X2 (tn+1), 所述光子晶体结构将此刻逻辑信号输入端的逻辑信号X2 (tn+1) 与上一时刻所述光子晶体结构保存的X1 (tn-k) 进行或逻辑运算输出，此刻光子晶体结构输出端的输出信号为X2 (tn+1) + X1 (tn-k)，即D触发器的第二信号输入端的输入信号为X2 (tn+1) + X1 (tn-k)，而此刻D触发器的第一信号输入端的输入为1，处于开启状态，所述D触发器保存此时的D触发器的输入信号，即 X2 (tn+1) + X1 (tn-k), 系统输出信号为X2 (tn+1) + X1 (tn-k)，从而实现两个全光逻辑输入信号的多步或变换逻辑运算。

2.按照权利要求1所述光子晶体全光多步延迟或变换逻辑门，其特征在于：所述正方形介质柱与相邻该正方形介质柱，且靠近所述光子晶体结构输出端的所述第二长方形线性介质杆在弱光条件下的介电常数相等。

3.按照权利要求1所述光子晶体全光多步延迟或变换逻辑门，其特征在于：所述D触发器的第二信号输入端的输入信号与所述光子晶体结构输出端的输出信号相等。

4.按照权利要求1所述光子晶体全光多步延迟或变换逻辑门，其特征在于：所述存储器的输出信号为k步之前输入该存储器的输入信号。

5.按照权利要求1所述光子晶体全光多步延迟或变换逻辑门，其特征在于：所述延迟器的输出信号相对于该延迟器的输入信号存在k步延迟。

6.按照权利要求1所述光子晶体全光多步延迟或变换逻辑门，其特征在于：所述存储器或延迟器为k步延迟的存储器或延迟器。

7.按照权利要求 1所述光子晶体全光多步延迟或变换逻辑门，其特征在于：二维光子晶体为(2k+1)×(2k+1) 线性介质杆阵列结构，其中k为大于等于3的整数。

8.按照权利要求 7所述光子晶体全光多步延迟或变换逻辑门，其特征在于: 二维光子晶体的线性介质杆的横截面为圆形、椭圆形或者多边形。

9.按照权利要求7所述光子晶体全光多步延迟或变换逻辑门，其特征在于：二维光子晶体的线性介质杆的横截面为三角形。

10.按照权利要求1所述光子晶体全光多步延迟或变换逻辑门，其特征在于：二维光子晶体的背景填充材料为折射率小于1.4的低折射率介质。

11.按照权利要求1所述光子晶体全光多步延迟或变换逻辑门，其特征在于：二维光子晶体的背景填充材料为空气。

12.按照权利要求1所述光子晶体全光多步延迟或变换逻辑门，其特征在于：所述第一、二长方形线性介质杆的折射率为大于2的值。

13.按照权利要求1所述光子晶体全光多步延迟或变换逻辑门，其特征在于：所述第一、二长方形线性介质杆的折射率为3.4。

说明书

技术领域

本发明涉及二维光子晶体、光学或逻辑门

背景技术

1987年，美国Bell实验室的E.Yablonovitch在讨论如何抑制自发辐射和Princeton大学的S.John在讨论光子区域各自独立地提出了光子晶体(Photonic Crystal)的概念。光子晶体是一种介电材料在空间中呈周期性排列的物质结构，通常由两种或两种以上具有不同介电常数材料构成的人工晶体。

随着光子晶体的提出和深入研究，人们可以更灵活、更有效地控制光子在光子晶体材料中的运动。在与传统半导体工艺和集成电路技术相结合下，人们通过设计与制造光子晶体及其器件不断的往全光处理飞速迈进，光子晶体成为了光子集成的突破口。1999年12月，美国权威杂志《科学》将光子晶体评为1999年十大科学进展之一，也成为了当今科学研究领域的一个研究热点。

全光逻辑器件主要包括基于光放大器的逻辑器件、非线性环形镜逻辑器件、萨格纳克干涉式逻辑器件、环形腔逻辑器件、多模干涉逻辑器件、耦合光波导逻辑器件、光致异构逻辑器件、偏振开关光逻辑器件、传输光栅光逻辑器件等。这些光逻辑器件对于发展大规模集成光路来说都有体积大的共同缺点。随着近年来科学技术的提高，人们 还发展研究出了量子光逻辑器件、纳米材料光逻辑器件和光子晶体光逻辑器件，这些逻辑器件都符合大规模光子集成光路的尺寸要求，但对于现代的制作工艺来说，量子光逻辑器件与纳米材料光逻辑器件在制作上存在很大的困难，而光子晶体光逻辑器件则在制作工艺上具有竞争优势。

近年来，光子晶体逻辑器件是一个备受瞩目的研究热点，它极有可能在不久将来取代目前正广泛使用的电子逻辑器件。光子晶体逻辑器件可直接进行全光的“与”、“或”、“非”等逻辑功能，是实现全光计算的核心器件，在实现全光计算的进程中，基于“与”、“或”、“非”、“异或”等光子晶体逻辑功能器件已经被成功设计研究，而实现全光计算的目标仍需要各种各样复杂的逻辑元器件。

发明内容

本发明的目的是克服现有技术中的不足，提供一种结构紧凑、抗干扰能力强，且易与其它光学逻辑元件集成的光子晶体全光多步延迟或变换逻辑门。

本发明的目的通过下列技术方案予以实现。

本发明的光子晶体全光多步延迟或变换逻辑门由一个光开关单元、一个光子晶体结构单元、一个参考光源、一个吸波负载、一个D触发器单元和一个存储器或延迟器组成；所述存储器或延迟器输入端与逻辑信号X₁连接，其输出端与光开关单元的延迟信号输入端连接；所述光开关单元的逻辑信号输入端与逻辑信号X₂连接；所述参考光源与光开关单元的参考光输入端连接；所述光开关单元的三个中间信 号输出端分别与光子晶体结构单元的第一中间信号输入端、第二中间信号输入端和吸波负载连接；时钟控制信号CP通过一个二分支波导的输入端分别与光开关单元的时钟信号CP输入端和D触发器单元的时钟信号输入端连接；所述光子晶体结构单元的输出端与D触发器单元的D信号输入端连接。

所述的光开关单元为3×3光选通开关，它由一个时钟信号CP输入端、两个系统信号输入端、一个参考光输入端和三个中间信号输出端组成；所述的两个系统信号输入端分别为延迟信号输入端、逻辑信号输入端；所述的三个中间信号输出端分别为第一中间信号输出端、第二中间信号输出端和第三中间信号输出端。

所述的光子晶体结构单元为一个二维光子晶体交叉波导非线性腔，它由高折射率介质杆构成二维的光子晶体“十”字交叉波导四端口网络，所述四端口网络的左端、下端、上端、右端分别为第一中间信号输入端、第二中间信号输入端、光子晶体结构单元的信号输出端、闲置端；通过交叉波导中心沿两波导方向放置两相互正交的准一维光子晶体结构；在所述交叉波导的中部设置中间介质柱，该中间介质柱为非线性材料，所述中间介质柱的横截面为正方形、多边形、圆形或者椭圆形；紧贴中心非线性杆且靠近信号输出端的一根矩形线性杆的介电常数与中心非线性杆在弱光条件下的介电常数相等；所述的准一维光子晶体结构与中间介质柱构成波导缺陷腔。

所述的D触发器单元由一个时钟信号输入端、一个D信号输入端和一个系统信号输出端组成；所述的D信号输入端的输入信号与光子晶体结构单元输出端的输出信号相等。

所述的存储器由一个输入端和一个输出端组成；所述存储器的输出信号为k步之前输入存储器的输入信号；延迟器由一个输入端和一个输出端组成；所述延迟器的输出信号相对于延迟器的输入信号存在k步延迟。

所述的存储器或延迟器为k步延迟的存储器或延迟器。

所述的二维光子晶体为(2k+1)×(2k+1)结构，其中k为大于等于3的整数。

所述二维光子晶体高折射率介质柱的横截面为圆形、椭圆形、三角形或者多边形。

所述二维光子晶体的背景填充材料为空气或者折射率小于1.4的低折射率介质。

所述交叉波导中的准一维光子晶体中的介质柱的折射率为3.4或者大于2的值，所述准一维光子晶体中的介质柱的横截面形状为矩形、多边形、圆形或者椭圆形。

本发明与现有技术相比的积极有益效果是：

1.结构紧凑，易于制作；

2.抗干扰能力强，易与其它光学逻辑元件集成；

3.具有高、低逻辑输出对比度高，运算速度快。

附图说明

图1为本发明的光子晶体全光多步延迟或变换逻辑门的结构示意图；

图2为图1所示的光子晶体结构单元在晶格常数d＝1μm，工作波长为2.976μm的基本逻辑功能波形图；

图3为本发明的光子晶体全光多步延迟或逻辑门在晶格常数d＝1μm，工作波长为2.976μm实现两个逻辑信号多步延迟或变换逻辑功能的波形图；

图4为图1所示二维光子晶体交叉波导非线性腔的逻辑功能真值表。

图中：逻辑信号X₁ 逻辑信号X₂ 光开关单元01 延迟信号输入端11 逻辑信号输入端12 参考光输入端13 第一中间信号输出端14 第二中间信号输出端15 第三中间信号输出端16 光子晶体结构单元02 第一中间信号输入端21 第二中间信号输入端22 闲置端口23 输出端24 圆形高折射率线性介质杆25 第一长方形高折射率线性介质杆26 第二长方形高折射率线性介质杆27 中心非线性介质杆28 参考光源03 参考光E 吸波负载04 时钟控制信号CPD触发器单元05 时钟信号输入端51 D信号输入端52 系统信号输出端53 存储器或延迟器06

具体实施方式

下面结合附图与具体实施方式对本发明作进一步详细描述：

如图1所示，本发明的光子晶体全光多步延迟或变换逻辑门由一个光开关单元01、一个光子晶体结构单元02、一个参考光源03、一个吸波负载04、一个D触发器单元05和一个存储器或延迟器06组成；光开关单元01为一个时钟信号CP控制的3×3光选通开关，光选通开关用于控制选择逻辑信号进行输出，通过时钟信号CP控制三个输入端信号进行选择输出，以作为下一级光子晶体结构单元的逻辑输入；光开关单元01由一个时钟信号CP输入端、两个系统信号输入端、一个参考光输入端和三个中间信号输出端组成，两个系统信号输入端分别为延迟信号输入端、逻辑信号输入端，三个中间信号输出端分别为第一中间信号输出端、第二中间信号输出端和第三中间信号输出端。逻辑信号X₂与光选通开关的逻辑信号输入端12连接；参考光源03输出的参考光E与光选通开关的参考光输入端13连接，参考光源输出参考光E E＝1；光选通开关的第一中间信号输出端14与光子晶体结构单元02的第一中间信号输入端21连接、光选通开关的第二中间信号输出端15与光子晶体结构单元02的第二中间信号输入端22连接、光选通开关的第三中间信号输出端16与吸波负载04连接，吸波负载用于吸收进入其内的光波；存储器06由一个输入端和一个输出端组成，存储器的输出信号为k步之前输入存储器的输入信号；延迟器由一个输入端和一个输出端组成，逻辑信号X₁与存储器06的输入端连接，存储器将k步延迟的逻辑信号X₁(n-k)输出至光选通开关的延迟信号输入端11，存储器或延迟器为k步延迟的存储器或延迟器，其设置在系统的延迟信号输入端与光开关单元之间，k 步延迟的存储器06用于存储并输出k步之前输入存储器的输入信号(存储器06存储并输出输入信号X₁在k步之前的逻辑信号X₁(n-k))；存储器06的输出信号为k步之前输入存储器的输入信号；延迟器用于对输入信号进行k步的延迟，延迟器的输出信号相对于延迟器的输入信号存在k步延迟；时钟控制信号CP通过一个二分支波导的输入端输入，二分支波导的一端与光开关单元01的时钟信号CP输入端连接，其另一端与D触发器单元05的时钟信号输入端51连接；D触发器单元05由一个时钟信号输入端、一个D信号输入端和一个系统信号输出端组成，D触发器单元05的D信号输入端52与光子晶体结构单元02的信号输出端24连接，即D触发器单元05的D信号输入端52的输入信号等于光子晶体结构单元02输出端24的输出信号；D触发器单元05以光子晶体结构单元02的输出端的输出信号作为输入D信号；D触发器单元05的系统信号输出端53即为本发明的光子晶体全光多步延迟或逻辑门的系统输出端；光子晶体结构单元02为一个二维光子晶体交叉波导非线性腔，其设置在所述光开关单元01的后端，二维光子晶体的背景填充材料为空气，也可以采用折射率小于1.4的低折射率介质，二维光子晶体的高折射率介质柱的横截面形状为圆形，也可以采用椭圆形、三角形或者多边形；二维光子晶体交叉波导非线性腔由高折射率介质杆构成二维的光子晶体“十”字交叉波导四端口网络，该四端口网络具有一种四端口的光子晶体结构，左端为第一中间信号输入端、下端为第二中间信号输入端、上端为信号输出端、右端为闲置端；通过交叉波导中心沿两波导方向放置 两相互正交的准一维光子晶体结构，准一维光子晶体中的介质柱的横截面为矩形，也可以为多边形、圆形或者椭圆形，其折射率为3.4，也可以为大于2的值，在交叉波导的中部设置中间介质柱，中间介质柱为非线性材料，该中间介质柱的横截面为正方形，也可以采用多边形、圆形或者椭圆形，准一维光子晶体结构与中间介质柱构成波导缺陷腔。二维光子晶体阵列晶格常数为d，阵列数为11×11；圆形高折射率线性介质杆25采用硅(Si)材料，折射率为3.4，半径为0.18d；第一长方形高折射率线性介质杆26，折射率为3.4，长边为0.613d，短边为0.162d；第二长方形高折射率线性介质杆27，其介电常数与非线性介质杆弱光条件下的介电常数一致，第二长方形高折射率线性介质杆27的尺寸与第一长方形高折射率线性介质杆26的尺寸相等；中心正方形非线性介质杆28采用克尔型非线性材料，边长为1.5d，弱光条件下的介电常数为7.9，三阶非线性系数为1.33*10^-2μm²/V²。二维光子晶体交叉波导非线性腔中心由十二根长方形高线性介质杆与一根正方形非线性介质杆在纵、横两个波导方向呈准一维光子晶体排列，中心非线性介质杆与相邻的四根长方形线性介质杆相贴，距离为0，而两两相邻的长方形线性介质杆相距0.2668d，紧贴中心非线性杆且靠近信号输出端的一根矩形线性杆的介电常数与中心非线性杆在弱光条件下的介电常数相等。

本发明基于图1中02所示的二维光子晶体交叉波导非线性腔所具有的光子带隙特性、准一维光子晶体缺陷态、隧穿效应及光克尔非线性效应，通过光开关等单元器件的配合实现全光逻辑信号的多步延 迟或变换逻辑门功能。首先介绍本发明中光子晶体非线性腔的基本原理：二维光子晶体提供一个具有一定带宽的光子带隙，波长落在该带隙内的光波可在光子晶体内所设计的光路中传播，因此将器件的工作波长设置为光子带隙中的某一波长；交叉波导中心所设置的准一维光子晶体结构结合中心非线性介质杆的非线性效应提供了一个缺陷态模式，当输入光波满足一定光强时，使得该缺陷态模式偏移至系统的工作频率，结构产生隧穿效应，信号从输出端24输出。

当晶格常数d＝1μm，工作波长为2.976μm，参照图1的光子晶体结构单元02所示的二维光子晶体交叉波导非线性腔，端口21与端口22为信号输入端，端口24为信号输出端。当端口21输入信号A，端口22输入信号B，如图2所示本发明的二维光子晶体交叉波导非线性腔的逻辑输出波形图，当端口21与端口22分别输入如图2所示的波形信号可得出信号输出端24的逻辑输出波形。根据图2所示的逻辑运算特性可得出图4所示该结构的逻辑运算真值表。图4中C为光子晶体结构单元02输出端24的现态Qⁿ，Y为光子晶体结构单元02输出端24的信号输出，即次态Qⁿ⁺¹。根据该真值表可得出光子晶体结构单元02的逻辑表达式：

Y＝AB+BC  (1)即

Qⁿ⁺¹＝AB+BQⁿ  (2)

根据上述二维光子晶体交叉波导非线性腔的基本逻辑特性，以上一级的逻辑输出作为逻辑输入以实现既定的逻辑功能。

如图1所示，当CP＝0时，光选通开关选通延迟信号输入端11的延迟信号X₁(n-k)由光选通开关的第二中间信号输出端15输出，并投射到光子晶体结构单元02的第二中间信号输入端22，即光子晶体结构单元02的第二中间信号输入端22的输入信号等于延迟信号输入端11的延迟信号X₁(n-k)；光选通开关选通参考光输入端13的参考光E由光开关单元01的第一中间信号输出端14输出，并投射到光子晶体结构单元02的第一中间信号输入端口21，即光子晶体结构单元02的第一中间信号输入端的输入信号21等于参考光输入端的参考光E，E＝1；同时，光选通开关选通逻辑信号输入端12的逻辑信号X₂由光开关单元01的第三中间信号输出端16输出，并投射至吸波负载04。

当CP＝1时，光选通开关选通延迟信号输入端11的延迟信号X₁(n-k)由光开关单元01的第三中间信号输出端16输出，并投射至吸波负载04；光选通开关选通逻辑信号输入端12的逻辑信号X₂由光选通开关的第一中间信号输入端14输出，并投射到光子晶体结构单元02的第一中间信号输入端21，即光子晶体结构单元02的第一中间信号输入端21的输入信号等于逻辑信号输入端12的逻辑信号X₂；同时，光选通开关选通参考光输入端13的参考光E由光选通开关的第二中间信号输出端15输出，并投射到光子晶体结构单元02的第二中间信号输入端口22，即光子晶体结构单元02的第二中间信号输入端22的输入信号等于参考光输入端13的参考光E。

通过上述配合即可实现全光逻辑信号的多步延迟或变换逻辑功能。

本发明器件的光子晶体结构可以采用(2k+1)×(2k+1)的阵列结构，k为大于等于3的整数。下面结合附图给出的实施例，在实施例中以11×11阵列结构，晶格常数d＝1μm为例给出设计和模拟结果。

在t_n时刻，令CP＝0，光选通开关接通延迟信号输入端11的延迟信号X₁(t_n-k)至第二中间信号输出端15输出，并投射到光子晶体结构单元02的第二中间信号输入端22；同时，光选通开关接通参考光输入端13的参考光E至第一中间信号输出端14输出，并投射到光子晶体结构单元02的第一中间信号输入端21；同时，光选通开关接通逻辑信号输入端12的信号X₂(t_n)至第三中间输出端16输出，并投射到吸波负载04.由式子(2)可得出此时端口24的输出为

Qⁿ⁺¹＝X₁(t_n-k)  (3) 

在t_n+1时刻，令CP＝1，光选通开关接通延迟信号输入端11的延迟信号X₁(t_n-k+1)至第三中间输出端16输出，并投射到吸波负载04；同时，光选通开关接通逻辑信号输入端12的信号X₂(t_n+1)至第一中间信号输出端14输出，并投射到光子晶体结构单元02的第一中间信号输入端21；同时，光选通开关接通参考光输入端13的参考光E至第二中间信号输出端15输出，并投射到光子晶体结构单元02的第二中间信号输入端22.由式子(2)可得出此时端口24的输出为

Qⁿ⁺¹＝X₂(t_n+1)+X₁(t_n-k)  (4) 

光子晶体结构单元02的输出端口24的输出等于D触发器单元05的D信号输入端52的输入，由式子(3)与式子(4)可得出D信号输入端52的输入信号在CP＝0时，D＝X₁(t_n-k)；CP＝1时，D＝ X₂(t_n+1)+X₁(t_n-k). 

由D触发器的逻辑特性可知，CP＝1时，系统输出跟随输入信号D；CP＝0时，系统输出保持上一时刻的输入信号D。由此可得出本发明器件的系统输出端口53的输出在CP＝1时，Qⁿ⁺¹＝X₂(t_n+1)+X₁(t_n)；在下一时刻CP＝0时，系统输出保持上一时刻的输出，即在一个时钟周期内的系统输出为

Qⁿ⁺¹＝X₂(n+1)+X₁(n-k)  (5) 

可见，本发明器件可实现逻辑信号的多步延迟或变换逻辑功能。若将上述存储器改为一个k步的延迟器可实现同样功能。

当器件工作波长为2.976μm，光子晶体结构单元02的晶格常数d为1μm；圆形高折射率线性介质杆25的半径为0.18μm；第一长方形高折射率线性介质杆26的长边为0.613μm，短边为0.162μm；第二长方形高折射率线性介质杆27的尺寸与第一长方形高折射率线性介质杆26的尺寸相等；中心正方形非线性介质杆28的边长为1.5μm，三阶非线性系数为1.33*10^-2μm²/V²；两两相邻的长方形线性介质杆相距0.2668μm。在上述尺寸参数下，当逻辑输入信号X₁(n-k)与X₂(n)如图2所示波形输入，在CP信号控制下，可得出该图下方的系统输出波形图。可见，系统将信号X₂此时的逻辑输入量X₂(n+1)与上一时刻的逻辑输入量X₁(n-k)作或逻辑运算。即实现了对两个逻辑信号的多步延迟或变换逻辑功能。

如图3所示，本发明器件通过缩放，可在不同晶格常数及相应工作波长下实现同样的逻辑功能。

综上所述，在相关单元器件的配合工作下，通过时钟信号输入端的时钟信号CP控制，可实现两个全光逻辑信号的多步延迟或变换逻辑功能。

在集成光路的逻辑信号处理中，可定义一种逻辑信号的卷积运算，而上述两个逻辑信号的或逻辑运算即为逻辑信号卷积运算的基本运算；本发明实现的逻辑信号或变换逻辑功能对逻辑变量的相关变换或卷积运算的实现起着重要应用。

以上所述本发明在具体实施方式及应用范围均有改进之处，不应当理解为对本发明限制。

光子晶体全光多步延迟或变换逻辑门专利购买费用说明

Q：办理专利转让的流程及所需资料

A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。

1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。

2：按规定缴纳著录项目变更手续费。

3：同时提交相关证明文件原件。

4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。

Q:专利著录项目变更费用如何缴交

A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式

Q：专利转让变更，多久能出结果

A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。