专利摘要
本发明公开了一种抗工艺涨落的自修调集成电路片上振荡器，包括集成于同一芯片的用于产生基准脉冲的基准振荡单元，用于产生输出脉冲的待修调振荡单元，以及用于接收基准脉冲和输出脉冲，并根据接收到的基准脉冲和输出脉冲向待修调振荡单元发出相应的修调信号，控制待修调振荡单元对输出脉冲进行频率修调的自修调逻辑控制单元。由可片内集成的基准振荡单元提供频率调修所需的基准脉冲，并在修调完成后关闭基准振荡单元，实现了输出频率的片内自修调，避免片外修调，有利于降低芯片制备成本。且硬件结构简单，容易实现，并在不修调时，关闭基准振荡单元，降低芯片的功耗。
权利要求
1.一种抗工艺涨落的自修调集成电路片上振荡器，其特征在于，包括集成于同一芯片的：
基准振荡单元，用于产生基准脉冲；
待修调振荡单元，用于产生输出脉冲；
自修调逻辑控制单元，用于接收基准脉冲和输出脉冲，并根据接收到的基准脉冲和输出脉冲向待修调振荡单元发出相应的修调信号，控制待修调振荡单元对输出脉冲进行频率修调。
2.如权利要求1所述的抗工艺涨落的自修调集成电路片上振荡器，其特征在于，所述的自修调逻辑控制单元还用于根据接收到的基准脉冲和输出脉冲向待修调振荡单元发送相应的控制信号，关闭或开启基准振荡器单元。
3.如权利要求2所述的抗工艺涨落的自修调集成电路片上振荡器，其特征在于，所述的基准振荡单元包括：
环形振荡器，用于产生基准脉冲；
电流发生器，用于为环形振荡器提供偏置电流；
睡眠晶体管，用于接收所述的控制信号并关闭或开启环形振荡器和电流发生器。
4.如权利要求3所述的抗工艺涨落的自修调集成电路片上振荡器，其特征在于，所述的待修调振荡单元包括：
用于产生输出脉冲的张弛振荡器；
基本偏置电流级，用于为张弛振荡器提供基本偏置电流；
偏置电流阵列，用于接收修调信号，包括N个可控偏置电流级；
所述的可控偏置电流级设有控制开关，根据接收到的修调信号关闭或打开对应的可控偏置电流级，对输出脉冲进行频率修调。
5.如权利要求4所述的抗工艺涨落的自修调集成电路片上振荡器，其特征在于，所述的自修调逻辑控制单元包括：
计数器，用于对输出脉冲的一个或多个周期内的基准脉冲个数进行计数；
输出模块，用于锁存计数结果，并根据计数结果对修调信号和控制信号赋值；
延时模块，用于延时输出脉冲进入计数器的时间；
上电复位模块，用于在芯片上电时使芯片初始化。
6.如权利要求5所述的抗工艺涨落的自修调集成电路片上振荡器，其特征在于，所述的计数器是由N位D触发器构成的加法计数器。
7.如权利要求4所述的抗工艺涨落的自修调集成电路片上振荡器，其特征在于，所述的修调信号为N位二进制数字信号，分别控制待修调振荡单元中N个可控偏置电流级的通断。
8.如权利要求7所述的抗工艺涨落的自修调集成电路片上振荡器，其特征在于，所述的N个可控偏置电流级提供的偏置电流值呈阶梯变化。
说明书
技术领域
本发明涉及集成电路领域，尤其涉及抗工艺涨落的片上振荡器。
背景技术
为了满足便携式电子产品、无线传感网络节点以及生物芯片等对节能以及小尺寸的需要，低功耗以及高集成度已经成为未来CMOS集成电路发展的主流方向。时钟发生器作为数字电路甚至某些模拟电路的一个重要组成部分，其功耗、准确度和集成度也越来越受到人们的关注。
晶体振荡器是一种高精度和高稳定度的振荡器，但它不能集成在芯片内部，增加了应用成本和空间消耗。近年来，随着半导体工艺的发展，标准CMOS工艺下精确时钟源的片上集成受到了工业界和学术界的广泛关注。目前，常用的时钟源的片上集成可以分为三类，分别是LC振荡器的片上集成、RC振荡器的片上集成和环形振荡器的片上集成。
LC振荡器可以提供与晶体振荡器相媲美的准确度和相位噪声性能，然而由于大的电感无法在标准CMOS工艺下实现，为了获得较低的振荡频率，就需要额外的高速分频器，这使得它的功耗很难做到100uW以下。
RC振荡器的功耗较低，适用于低频应用，但它存在的主要问题是CMOS工艺提供的片上集成电阻和电容的工艺离散都较大，导致RC振荡器输出频率受工艺涨落的影响较大，在典型的CMOS工艺中工艺离散引起的频率变化可以达到50%。
环形振荡器适用于高频应用，经过特殊设计，环形振荡器的准确度可以得到显著提升。仿真数据表明，在标准CMOS工艺中，特殊结构的环形振荡器的频率受工艺涨落的影响较小，当产生偏置电流的偏置电阻置于片外时，环形振荡器的输出频率随工艺变化可以做到±2%以内。公开号为CN1669221A的中国专利文献公开了一种电流控制环形振荡器，其在不同的工艺、电压和温度（Process Voltage Temperature，PVT）条件下的输出频率变化小于10%，但这种振荡器频率较高，功耗较大。
公开号为CN1135118A的中国专利文献公开了一种具有频率控制环的环形振荡器，对片内环形振荡器偏置电流进行设定，直到环形振荡器的频率与目标频率一致。这种通过片外修调的方法虽然可以获得精确的振荡频率，但由于电流补偿法中电流设定的方法较为复杂，且采用片外修调，每一块芯片都需要在制造完成之后进行一次额外的修调过程，导致芯片的总体成本增加。
发明内容
本发明提供了一种抗工艺涨落的自修调集成电路片上振荡器，以解决片上振荡器输出频率随工艺涨落影响较大的问题。
一种抗工艺涨落的自修调集成电路片上振荡器，包括集成于同一芯片的：
基准振荡单元，用于产生基准脉冲；
待修调振荡单元，用于产生输出脉冲；
自修调逻辑控制单元，用于接收基准脉冲和输出脉冲，并根据接收到的基准脉冲和输出脉冲向待修调振荡单元发出相应的修调信号，控制待修调振荡单元对输出脉冲进行频率修调。
本发明自修调集成电路片上振荡器中，在片内设置基准振荡单元，以该基准振荡单元的输出为基准脉冲，通过自修调逻辑控制单元控制完成对待修调振荡器单元的输出脉冲的修调，从而实现对输出脉冲的频率修调，使待修调振荡器输出脉冲的频率与目标频率相等。
所述的自修调逻辑控制单元还用于根据接收到的基准脉冲和输出脉冲向待修调振荡单元发送相应的控制信号，关闭或开启基准振荡器单元。在修调完成后关闭基准振荡器单元，可以降低功耗。所述的基准振荡单元包括：
环形振荡器，用于产生基准脉冲；
电流发生器，用于为环形振荡器提供偏置电流；
睡眠晶体管，用于接收所述的控制信号并关闭或开启环形振荡器和电流发生器。
在所述基准振荡单元中，通过电流发生器提供的电流值与绝对温度成正比，即PTAT（proportional to absolute temperature）电流，对环形振荡器进行温度补偿，克服温漂，使环形振荡器输出脉冲频率稳定，且能够实现基准振荡单元的片内集成，避免采用片外振荡器提供基准脉冲，实现了对待修调振荡单元的片内自修调。
所述的待修调振荡单元包括：
用于产生输出脉冲的张弛振荡器；
基本偏置电流级，用于为张弛振荡器提供基本偏置电流；
偏置电流阵列，用于接收修调信号，包括N个可控偏置电流级；
所述的可控偏置电流级设有控制开关，根据接收到的修调信号关闭或打开对应的可控偏置电流级，对输出脉冲进行频率修调。
采用基于张弛振荡器的待修调振荡器输出单元，能够实现低频输出，适合低频应用，且功耗低。通过基本偏置电流对张弛振荡器提供基本偏置电流，保证张弛振荡器有一个基本的振荡频率，通过偏置电流阵列对张弛振荡器进行频率修调使频率与目标频率一致。
所述的自修调逻辑控制单元包括：
计数器，用于对输出脉冲的一个或多个周期内的基准脉冲个数进行计数；
输出模块，用于锁存计数结果，并根据计数结果对修调信号和控制信号赋值；
延时模块，用于延时输出脉冲进入计数器的时间；
上电复位模块，用于在芯片上电时使芯片初始化。
芯片（片上振荡器）上电后，上电复位模块使计数器和延时模块清零，同时输出模块对修调信号和控制信号赋值，使待修调单元中的偏置电流阵列关闭，基准振荡单元开启，保证自修调顺利启动。同时输出脉冲通过延时模块进行一定时间延时，确保计数时芯片上电稳定，保证修调的准确性。
作为优选，所述的计数器是由N位D触发器构成的加法计数器。电路结构简单，易于实现，且成本低。
作为优选，所述的修调信号为N位二进制数字信号。通过N位二进制数字信号分别控制待修调振荡单元中N个可控偏置电流级的通断。
作为优选，所述的N个可控偏置电流级提供的偏置电流呈阶梯变化。该阶梯变化的梯度根据片上振荡器中的张弛振荡器的输出频率受工艺偏差影响的大小以及基准频率进行设定，通过偏置电流的阶梯变化使每个可控偏置电流级导通时对应的频率增加量呈阶梯变化，保证修调的精度。
以上的N取值相同。
本发明的抗工艺涨落的自修调集成电路片上振荡器的自修调过程如下：
芯片初始化：芯片上电后，上电复位电路完成芯片初始化，使计数器和延时模块清零，对修调信号置“1”，关闭待修调振荡单元中的偏置电流阵列，对控制信号置“0”，开启基准振荡单元，为修调过程做准备。
计数：芯片上电初始化后，输出脉冲经延时模块延时后进入计数器，开始计数，用基准脉冲对输出脉冲的一个或多个振荡周期进行计数，一个或多个输出脉冲周期后，计数结束。
锁存：计数完成后，输出单元锁存计数结果，直到芯片重新上电。
信号赋值：计数完成后，输出单元根据锁存的计数结果赋值给修调信号，通过偏置电流阵列完成对输出脉冲的频率修调，同时输出单元对控制信号置“1”，通过睡眠晶体管关闭基准振荡单元。
本发明提供的抗工艺涨落的自修调集成电路片上振荡器降低了工艺涨落对输出脉冲频率的影响。由可片内集成的基准振荡单元提供频率调修所需的基准脉冲，并在修调完成后关闭基准振荡单元，实现了输出频率的片内自修调，仿真数据表明，修调前后待修调振荡器的输出频率在不同工艺角的离散由30%降低到了6%。有利于降低芯片制备成本，且硬件结构简单，容易实现。且在修调完毕后，关闭基准振荡单元，有利于降低芯片的功耗。
附图说明
图1是本发明的抗工艺涨落的自修调集成电路片上振荡器结构框图；
图2为本实施例中基准振荡单元的电路原理图；
图3为本实施例中待修调振荡单元的电路原理图。
具体实施方式
下面结合具体实施例对本发明抗工艺涨落的自修调集成电路片上振荡器电作进一步详细描述。
如图1所示，一种抗工艺涨落的自修调集成电路片上振荡器，包括集成于同一芯片的：
基准振荡单元，用于产生基准脉冲，包括：
环形振荡器，用于产生基准脉冲，
电流发生器，用于为环形振荡器提供偏置电流，
睡眠晶体管，用于关闭或开启环形振荡器和电流发生器；
待修调振荡单元，用于产生输出脉冲，包括：
张弛振荡器，用于产生输出脉冲，
基本偏置电流级，用于为张弛振荡器提供基本偏置电流，
偏置电流阵列，用于接收修调信号，包括4个可控偏置电流级，每个可控偏置电流级的信号接收端均设有控制开关，根据接收到的修调信号控制相应可控电流级的关闭或开启，对输出脉冲进行频率修调。4个可控偏置电流级的输出电流值呈阶梯变化；
自修调逻辑控制单元，用于接收所述基准脉冲和输出脉冲，并根据接收到的基准脉冲和输出脉冲分别向待修调振荡单元中的偏置电流阵列发出相应的修调信号，向基准振荡单元中的睡眠晶体管发送控制信号，包括：
计数器：用于对一个或多个输出脉冲周期内的基准脉冲个数计数，为4位D触发器构成的模十六加法计数器。
输出模块，用于锁存计数结果，并根据计数结果对修调信号和控制信号赋值；
上电复位模块，用于在芯片上电时使芯片初始化；
延时模块，用于延时输出脉冲进入计数器的时间，保证计数器计数时芯片已上电稳定。
其中，基准振荡单元和待修调振荡单元的电路原理分别如图2和图3所示，其中图3中VH和VL为高电平和低电平，一定程度上可以决定张弛振荡器的输出频率，实际应用中可以根据需求灵活配置，本实施例中分别为VH=3V和VL=1V。
下面将详细说明本实施例的自修调集成电路片上振荡器的自修调过程，其中：假设振荡器芯片输出脉冲的目标频率为f0，基准脉冲CLKref的频率为64f0，张弛振荡器修调前输出脉冲CLK的频率为f=64/67f0，张弛振荡器输出的频率变化相对工艺涨落的频率偏差小于20%，且小于目标频率。假设控制信号为Finish，修调信号为Cal[0:3]，Cal[n]=0(n=0..3)时，对应的可控电流级导通时，振荡器的输出脉冲的频率相对修调前输出脉冲的频率提高符合公式2n/64。
芯片初始化：芯片上电后，上电复位电路产生复位信号对芯片初始化，计数器和延时电路清零，对修调信号置“1”，对控制信号置“0”，即：Cal[0:3]=1111，Finish=0，关闭待修调单元中的偏置电流阵列，开启基准振荡单元。
计数：芯片上电初始化后，输出脉冲经延时模块延时5ms后进入计数器，开始计数，用基准脉冲对输出脉冲的一个振荡周期进行计数，一个输出脉冲周期后，计数结束。本实施例中计数器计数结果为0011，计数器溢出4次。
锁存：计数完成后，输出单元锁存计数结果0011。
信号赋值：输出单元根据锁存的计数结果对修调信号Cal[0:3]赋值，使Cal[0:3]=0011，开启偏置电流阵列中Cal[0]和Cal[1]对应的可控偏置电流级，完成对输出脉冲的频率修调，使输出脉冲的频率增加，达到目标频率f0。同时输出单元对控制信号置“1”，即Finish=1，睡眠晶体管截止，环形振荡器和电流发生器断电关闭。
若不重新上电，则片上振荡器中的偏置电流阵列的工作状态维持不变，从而使输出脉冲的频率保持不变，直到下次上电时芯片重新初始化。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
抗工艺涨落的自修调集成电路片上振荡器专利购买费用说明
Q：办理专利转让的流程及所需资料
A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。
1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。
2：按规定缴纳著录项目变更手续费。
3：同时提交相关证明文件原件。
4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。
Q:专利著录项目变更费用如何缴交
A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式
Q：专利转让变更，多久能出结果
A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。
动态评分
0.0