可印刷半导体结构以及相关制造和组装方法

IPC分类号 : H01L21/302,H01L21/8242,H01L23/62,H05K3/36,H01R12/00

申请号

CN200680019640.0

可选规格: 数量

库存1件

确认取消

￥30000; 库存1件

首页

立即咨询

看了又看

专利摘要

本发明提供了一种高产率的用于加工、转移以及组装具有所选择的物理尺寸、形状、成分以及空间取向的高品质可印刷半导体元件的途径。本发明的成分以及方法提供了将微小尺寸和/或纳米尺寸的半导体结构阵列高精度配准转移和集成到基片上，所述基片包括大面积基片和/或柔性基片。此外，本发明提供了从诸如体硅晶片的低成本体材料以及智能材料处理策略来制备可印刷半导体元件的方法，该智能材料处理策略实现了一种用于制备宽范围功能半导体设备的多用途的、以及具有商业吸引力的基于印刷的制造平台。

说明书

技术领域

可印刷半导体结构以及相关制造和组装方法

技术背景

背景技术

自从1994年首次演示印刷的全聚合物晶体管以来，那些在塑料基片上包括柔性集成的电子设备的潜在新类型电子系统引起了人们的广泛关注。[Gamier，F.，Hajlaoui，R.，Yassar，A.and Srivastava，P.，Science，第265卷，第1684-1686页]。最近，基本研究已经着眼于开发新的用于半导体、绝缘体以及半导体元件的可溶液处理材料来用于柔性塑料电子设备。然而，柔性电子设备领域的进展并不是仅由新的可溶液处理材料的开发来推动的，而且还受到新的设备组件的形状、高效设备、设备组件处理方法以及可应用于塑料基片的高分辨率成图技术的推动。可以预期，这类材料、设备构造以及制造方法将在迅速崛起的新类型柔性集成电子设备、系统和电路中扮演一实质性的角色。

对柔性电子设备的兴趣主要起因于该技术提供的几个重要优点。首先，该塑料基片材料的机械耐用性使电子设备较不易于受到因机械压力而引起的损毁和/或电子性能降低。第二，这些基片材料的固有柔韧性使得它们可以以多种形状来集成，以此提供了大量有用的设备构造，而利用脆性的常规硅基底电子设备是不可能做到的。例如，可以预料到可弯曲的柔性电子设备使能够制造诸如电子纸张、可佩戴的计算机以及大面积高分辨率显示器之类的新设备，这些设备在已有的硅基技术下是不易实现的。最后，可溶液处理组件材料以及塑料基片的结合使得通过这些能够以低成本在大基片面积上生产电子设备的连续、高速、印刷技术来进行制造。

然而，展示优良电子性能的柔性电子设备的设计和制造存在很多艰巨的挑战。首先，已开发得很好的常规硅基电子设备的制造方法与大多数塑料材料不兼容。例如，传统的高品质无机半导体组件，诸如单晶硅或锗半导体，一般是通过在显著超过大多数塑料基片的熔化或分解温度(＞1000摄氏度)下生长薄膜来处理的。此外，多数无机半导体本质上在常规溶液中是不可溶解的，这允许基于溶液的处理和传输。第二，尽管很多非晶硅、有机或者混合的有机-无机半导体可以兼容地纳入到塑料基片中，并且可以在相对低的温度下处理，但是这些材料不具有可以提供具有良好电子性能的集成电子设备的电子特性。例如，由这些材料制成的具有半导体元件的薄膜晶体管展示的场效应迁移率比其余的基于单晶硅的设备低约三个量级。由于这些限制，柔性电子设备目前只限于那些不需要高性能的特定应用中，诸如用于具有非发射像素的有源矩阵平面显示器的开关元件中以及用于发光二极管中。

最近，在扩展集成于塑料基片上的电子设备的电子性能方面已经取得了进展，以使其应用拓展到一较宽的电子应用范围。例如，已经出现几种与对塑料基片材料上的处理兼容的新的薄膜晶体管(TFT)设计，并且这些新的薄膜晶体管(TFT)设计表现出比具有非晶硅、有机或混合的有机-无机半导体元件的薄膜晶体管明显高的设备性能特征。一种更高性能的柔性电子设备是基于通过对非晶硅薄膜进行脉冲激光退火而制造的多晶硅薄膜半导体元件。虽然这种柔性电子设备提供了增强的设备电子性能特征，但是利用脉冲激光的退火限制了这种设备制造的简易度和灵活性，从而显著增加了成本。另一种看好的新类型更高性能柔性电子设备是那些将可溶液处理的纳米级材料，诸如纳米线、纳米带、纳米颗粒以及碳纳米管作为许多宏电子和微电子设备中的有源功能组件。

评估认为使用分散的单晶纳米线或纳米带可作为一种在塑料基片上提供展示增强的设备性能特征的可印刷电子设备的可行方式。Duan等人描述了将多个选择取向的单晶硅纳米线或CdS纳米带作为半导体通道的薄膜晶体管设计[Duan，X.，Niu，C，Sahl，V.，Chen，J.，Parce，J.，Empedocles，S.and Goldman，J.，Nature，第425卷，第274-278页]。作者报道了一种据其所述与塑料基片上的溶液处理兼容的制造工艺，其中，将厚度少于或等于150纳米的单晶硅纳米线或CdS纳米带分散到溶液中，并且使用流导向准直方法将其组装到基片表面上，以产生在薄膜晶体管上的半导体元件。由作者提供的光学显微照片表明在公开的制造工艺中以基本平行方向并且间隔约500纳米到1000纳米布置单层的纳米线或纳米带。尽管该作者报道对于单独的纳米线或纳米带具有相对较高的本征场效应迁移率(≈119cm²V^-1s^-1)，但最近确定整个设备场效应迁移率比Duan等人报道的本征场效应迁移率值“约小两个量级”[Mitzi，D.B，Kosbar，L.L.，Murray，C.E.，Copel，M.Afzali，A.，Nature，第428卷，第299-303页]。该设备场效应迁移率比常规的单晶无机薄膜晶体管低几个量级，很可能是由于在利用Duan等人公开的方法以及设备构造时的准直、密集封装以及分散纳米线或纳米带电接触上的实践挑战而引起的。

使用纳米晶溶液作为多晶无机半导体薄膜的前体(precursor)已被探索为一种可在塑料基片上提供展示更高的设备性能特征的可印刷电子设备的可行方法。Ridley等人公开了一种溶液处理制造方法，其中在塑料可兼容的温度下处理具有约2纳米尺寸的硒化镉纳米晶溶液，以为场效应晶体管提供半导体元件。[Ridley，B.A.，Nivi，B.andJacobson，J.M.，Science，第286卷，第746-749页(1999)]。作者报道了一种方法，其中硒化镉纳米晶溶液中的低温晶粒生长提供了包括有几百个纳米晶的单晶面积。尽管Ridley等人报道了改进的电学特性可与具有有机半导体元件的设备相比，但是由这些技术获得的设备迁移率(≈1cm²V^-1s^-1)比常规的单晶无机薄膜晶体管的设备场效应迁移率低几个量级。由Ridley等人的设备构造以及制造方法所获得的场效率迁移率的限制很可能是由在各个纳米颗粒之间建立的电接触引起的。具体地，将有机端末基团用于稳定纳米晶溶液以及阻止凝聚，可能妨碍在相邻纳米颗粒之间建立对于提供高设备场效应迁移率是必要的良好电接触。

尽管Duan等人以及Ridley等人提供了用于在塑料基片上制造薄膜晶体管的方法，但是所描述的设备构造采用了包括诸如电极、半导体和/或绝缘体之类的机械刚性的设备组件的晶体管。选择具有良好机械性能的塑料基片可以提供能够在可变的或者扭曲的方向进行操作的电子设备。然而，可以预料到这种运动会在各个刚性晶体管设备组件上产生机械应力。该机械应力可能导致对各个组件的损坏，例如破裂，以及还可能使设备组件之间的电接触衰退或破坏。

都于2005年6月2日提交的美国专利11/145,574以及11/145,542公开了一种使用可印刷半导体元件的高产率制造平台来通过多用途、低成本以及大面积的印刷技术制备电子设备、光电设备以及其他功能电子装置。所公开的方法和成分提供了使用提供在大的基底面积上的良好安放准确度、配准以及图样再现度的热转接触印刷和/或溶液印刷技术来对微尺寸和/或纳米尺寸半导体结构进行转移、组装和/或集成。所公开的方法提供了重要的处理优点，使能够使用常规的高温处理方法通过下面的印刷技术在基片上制造高品质半导体材料的集成：该印刷技术可以在与包括柔性塑料基片的一定范围内的有用基片材料兼容的相对低的温度下(＜约400摄氏度)独立进行。利用可印刷半导体材料制造的柔性薄膜晶体管当在弯曲和非弯曲形状下时展示良好的电学性能特征，诸如大于300cm²V^-1s^-1的设备场效应迁移率以及大于10³的开/关比。

从上面可以理解，以低成本、起于体材料制造高品质可印刷半导体元件的方法将提高用于生产大面积柔性电子和光电设备以及设备阵列的印刷技术的商业吸引力。而且，使能够对印刷到基片上的半导体元件的物理尺寸、空间取向以及配准进行高度控制的可印刷半导体成分以及基于印刷的组装方法也将提高这些方法用于制造宽范围的功能设备的适用性。

发明内容

本发明提供了一种用于加工、转移以及组装具有所选择的物理尺寸、形状、成分以及空间取向的高品质可印刷半导体元件的高产率途径。本发明的成分以及方法提供了将微小尺寸和/或纳米尺寸半导体结构的阵列高度精确的配准转移以及集成到包括到大面积基片和/或柔性基片的基片上。此外，本发明提供了以诸如体硅晶片(bulk siliconwafer)的低成本体(bulk)材料以及智能材料处理策略来制备可印刷半导体元件的方法，该智能材料处理策略实现了一种用于制备宽范围功能半导体设备的多用途、具有商业吸引力的基于印刷的制造平台。本半导体制造、转移以及集成平台提供了多个优点，这些优点包括对可印刷半导体结构的几何形状、相对空间取向以及组织、掺杂水平以及材料纯度的高度控制。

本发明方法以及成分使得能够进行复杂集成的电子或光电设备或设备阵列范围的制造，包括大面积、柔性、高性能宏电子设备，这些电子设备展示可以与那些利用常规高温处理方法来制造的基于单晶半导体的设备相比拟的性能特征。将可印刷半导体元件集成、定位、组织、转移、成图和/或集成到基片上或内的本发明制造成分以及相关方法实际上可以用于制造包括一个或更多个半导体元件的任何结构。然而这些方法对于制造复杂集成的电子或光电设备或设备阵列，诸如二极管阵列、发光二极管、太阳能电池以及晶体管(例如，薄膜晶体管(TFT)、金属-半导体场效应晶体管(MESFET)TET以及双极晶体管)特别有用。本发明的成分以及相关方法对于用于制造系统级集成的电路，诸如NOA和NAND逻辑门以及互补逻辑电路也是有用的，其中可印刷半导体元件沿一充分限定的空间取向被印刷到基片上以及被互连，以形成所需的电路设计。

在一方面，本发明提供了使用体硅晶片起始材料的处理方法，这些材料被重复处理以提供高产率的具有精确选取的物理尺寸、形状以及空间取向的可印刷半导体元件。在本发明该方面的一个实施方案中，提供了一个具有(111)取向以及具有一个外表面的硅晶片。在具有商业吸引力的实施方案中，该晶片是低成本、体(111)硅晶片。在(111)硅晶片外表面产生多个凹槽特征，其中每个凹槽特征包括被曝露的硅晶片的一底面以及一侧面。凹槽特征的侧面的至少一部分被遮盖。在本说明书的上下文中，“遮盖”指的是提供遮盖材料，诸如可以防止或阻止刻蚀或者可以降低被遮盖表面的刻蚀速度的耐刻蚀遮盖材料。凹槽特征之间的区域被刻蚀，使得该刻蚀沿(111)硅晶片的<110>方向发生，以此制造出一个或更多个包括被部分底刻(undercut)或完全底切的硅结构的可印刷半导体元件。在一实用的实施方案中，沿硅晶片的<110>方向在相邻位置凹槽特征之间进行底刻，以此来产生可印刷的半导体元件。可选地，选择凹槽特征的位置、形状以及空间取向以形成对准维持元件(alignment maintenance element)，诸如将可印刷半导体元件连接到晶片的桥元件。

在一个实施方案中，凹槽特征侧面的一部分，但不是全部，被遮盖，以此产生侧面的被遮盖区域以及没有被遮盖的区域。侧面的没有被遮盖的区域被刻蚀，例如，通过各向异性刻蚀方法，以此导致底刻位于凹槽特征之间的(111)硅晶片区域。在本发明的该实施方案中，刻蚀沿硅晶片<110>方向在凹槽特征之间发生，以此制造出包括被部分底刻或完全底刻的硅结构的可印刷半导体元件。

在又一个实施方案中，凹槽特征的侧面被完全遮盖并且凹槽特征之间的区域被刻蚀，其刻蚀沿硅晶片的<110>方向发生，例如，对被遮盖区域下面的材料进行刻蚀，这导致底刻位于凹槽特征之间的(111)硅晶片的区域。该处理制造包括被部分底刻或全部底刻的硅结构的可印刷半导体元件。在一些实施方案中，位于凹槽特征的底板(floor)下面的材料被除去，例如，通过各向异性刻蚀方法。可选地，该凹槽特征的底板被部分遮盖，因而为蚀刻剂留出入口，其中该入口位于凹槽特征的底板上。其中凹槽特征的侧面被完全遮盖的制造方法可以比采用部分遮盖侧面的一些方法更为精确地限定和选择可印刷元件的厚度。

可选地，本方法还可以包括在制造可印刷半导体元件之前，对凹槽特征的几何形状、物理尺寸以及形态进行精制的步骤。在上下文中，精制指代诸如凹槽的侧面和底板等凹槽特征的表面的材料除去处理。精制包括导致更光滑的凹槽特征表面的处理和/或导致具有更均匀的物理尺寸和表面形态的凹槽特征的处理，从而导致可印刷半导体元件具有更光滑的表面和特征和/或具有更均匀的物理尺寸和形态。在一个实施方案中，利用各向异性刻蚀技术，例如利用热KOH溶液的刻蚀，对几何形状、物理尺寸和/或形态进行精制。本发明方法包括涉及精制凹槽特征的几何形状、物理尺寸和/或形态处理步骤对于制备微电子机械系统(MEMS)和纳米电子机械系统(NEMS)的制造途径上是有用的。

对具有所选择的物理尺寸、位置以及相对空间取向的多个凹槽特征的(111)晶片的外表面进行构图在本方法用于同时制造大量(例如，约1×10³到约1.0×10¹⁰)可印刷半导体元件阵列方面是有用的，所述可印刷半导体元件被放置在精确选择的位置和空间取向上，以便于它们最终组装和集成到设备系统中。本发明的方法可以生产出与硅晶片外表面的大部分(例如约75％-约95％)相应的可印刷半导体元件阵列。

本发明包括其中在相邻凹槽特征之间沿(111)硅晶片的<110>方向进行到完全刻蚀的方法，因而完全底刻凹槽特征之间的(111)硅晶片的区域，因而制备可印刷半导体元件。替代地，本发明包括其中在相邻凹槽特征之间沿硅晶片<110>方向的不完全刻蚀，因而部分地底刻凹槽特征之间的(111)硅晶片的区域，并且因而产生部分底刻的可印刷半导体元件。在一些其中通过该刻蚀处理步骤完全底刻可印刷半导体元件的方法中，选择硅片外表面上的凹槽特征的空间取向和物理尺寸，使得所制造的可印刷半导体元件在该可印刷半导体元件的一个或更多个端上保持连接到、可选地集成连接到硅晶片上。在一些实施方案中，该可印刷半导体元件直接连接到硅晶片上，而在其他实施方案中，该可印刷半导体元件通过诸如桥元件的一个或更多个对准维持元件连接到硅晶片上。

具有(111)取向的硅晶片与本发明的刻蚀系统结合使用，提供一种对至少部分或全部底刻可印刷半导体元件和可选地对准诸如桥元件之类的维持元件有用的本征刻蚀停止。例如，在一些实施方案中，选择一个提供沿硅晶片<110>方向的优选刻蚀的各向异性刻蚀系统。在这些实施方案中，沿着比沿硅晶片<111>方向更快的速度的硅晶片<110>方向进行刻蚀，以及在一些应用中，优选地，沿着以比沿硅晶片<111>方向快100倍的速度的硅晶片<110>方向进行刻蚀，以及在一些实施方案中，沿着比沿硅晶片<111>方向快600倍的速度的硅晶片<110>方向进行刻蚀。在一些处理条件下，使用一个各向异性刻蚀系统，使刻蚀基本不沿硅晶片的<111>方向进行。在本说明书的上下文中，“刻蚀基本不沿硅晶片的<111>方向进行”的表达指的是低于一般印刷用半导体元件制造处理的约几个百分点的刻蚀程度。用于该底刻处理步骤的有效刻蚀系统产生具有光滑的、底刻的底面的可印刷半导体元件，例如底刻底面具有低于或等于0.5纳米的表面粗糙度。在本方法中有用的各向异性蚀刻剂系统包括但不限于在室温或大于298K温度下使用碱性溶液的湿式化学刻蚀，所述碱性溶液诸如KOH、碱金属类氢氧化物溶液，EDP(ethylene diamine pyrochatechol)，TMAH(四甲基氢氧化铵)，镓胺(amine gallate)(镓酸、乙醇胺、对二氮杂苯(pyrazine)、表面活性剂溶液)以及联氨。

用于遮盖凹槽特征侧面的有用方法包括对诸如金属或金属的混合的遮盖材料进行成角度的电子束沉积、化学气相沉积、热氧化、以及遮盖材料的溶液沉积。示例方法包括两个金属Ti/Au的成角度电子束沉积，用于提供凹槽特征侧面的部分覆盖。这些在成角度蒸发过程中投下的“隐蔽”，在本实施方案中，至少部分地限定了可印刷半导体元件的厚度。本方法包括完全遮盖凹槽特征侧面的处理步骤以及，替代地，只是部分地遮盖凹槽特征侧面的处理步骤，例如遮盖侧面中所选的部分、区域、面积或深度的处理步骤。

在本发明该方面的一个实施方案中，将具有所选尺寸、取向和位置的凹槽特征的图样提供到外表面。在该实施方案中，外表面上的凹槽特征具有被选择为至少部分限定可印刷半导体元件的物理尺寸、形状、位置和空间取向以及可选择地限定桥元件的物理尺寸(即长度、宽度和深度)、形状、位置以及相对空间取向。选取相邻凹槽特征的相对位置(例如间距)、形状以及空间取向，以限定可印刷半导体元件的形状、宽度或长度。例如，该相邻凹槽特征之间的间距限定了可印刷半导体元件的宽度或长度，可以选择凹槽特征的深度，以至少部分地确定可印刷半导体元件的厚度。在一些实施方案中，具有一个或更多个基本均匀(即在约5％以内)的物理尺寸的凹槽特征是优选的，以便产生具有一个或更多个均匀的物理尺寸，诸如均匀的厚度、宽度或长度的可印刷半导体元件。可以通过现有技术中已知的任何方法来制造凹槽特征，包括但不限于，诸如近场相移光刻的光刻处理、软刻蚀处理、剥离方法、干式化学刻蚀、等离子刻蚀、湿式化学刻蚀、微机械加工、电子束写入、以及无源离子刻蚀。在一个能够提供具有所选的物理尺寸和相对空间取向的凹槽特征图样的有效实施方案中，在硅晶片的外表面产生一个或更多个凹槽特征的步骤包括以下步骤：(i)通过应用一个掩模来遮盖外表面的一个或更多个区域，因而产生外表面的被遮盖的区域和没有被遮盖的区域；以及(ii)刻蚀晶片外表面至少一部分没有被遮盖的区域，例如利用各向异性干式刻蚀或各向同性干式刻蚀技术。

在本发明该方面的一个实施方案中，凹槽特征包括晶片外表面中的具有所选物理尺寸、位置以及相对空间取向的多个通道。例如，包括第一和第二通道的凹槽特征可以被构图到硅晶片上，使它们彼此物理分开。在该实施方案中，在凹槽特征之间刻蚀的步骤沿硅晶片的<110>方向从第一通道进行到第二通道，因而底刻位于相邻通道之间的硅晶片的至少一部分，以便于从(111)硅晶片制造在第一和第二通道之间的可印刷半导体元件，以及可选的桥元件。该处理产生包括位于第一和第二通道之间的部分或完全底刻的硅结构。在用于制备可印刷半导体元件阵列的有效实施方案中，在硅晶片外表面产生一个包括大量具有充分限定的位置和尺寸的通道的图样，因而使得能够在单个处理方式下同时制造出大量可印刷半导体元件。

在一个实施方案中，晶片外表面上的第一和第二通道纵向上的取向处于基本平行的构造中。在该实施方案中，在凹槽特征之间刻蚀步骤产生位于第一和第二通道之间的、部分地或者完全底刻的可印刷半导体带。对于一些实施方案来说优选的是，第一和第二通道的位置和物理尺寸被选取为使可印刷半导体带保持集成连接到硅晶片上，直到进一步的处理，诸如涉及与转移设备接触的处理步骤，该转移设备包括但不限于弹性印模。例如，在一个实施方案中，第一通道终止于第一末端，而第二通道终止于第二末端，可印刷半导体带保持直接或通过诸如桥元件之类的对准维持元件连接到在所述第一通道的第一末端和该通道的第二末端之间区域的硅晶片。此外。该第一通道和第二通道可以分别终止于第三和第四末端，以及可选地，可印刷半导体带还可以直接或通过诸如桥元件之类的对准维持元件连接第三和第四末端之间区域的硅晶片。

本发明该方面的方法还包括许多可选的处理步骤，包括但不限于材料沉积和/或用于将诸如电接触之类的导电结构、绝缘结构和/或附加的半导体结构形成在可印刷半导体元件上的构图；退火步骤；晶片清洗；表面处理，例如对表面进行刨光以降低外表面的粗糙度；材料掺杂处理；使用诸如弹性印模之类的转移设备或使用溶液印刷技术转移、构图、组装和/或集成可印刷半导体元件；晶片表面修整；使可印刷半导体元件功能化，例如，制备亲水或憎水基团；例如利用刻蚀移除材料；生长和/或移除可印刷半导体元件上的热氧化层，和对这些可选处理步骤的任意组合。

本发明制备可印刷半导体元件的方法还可以包括将可印刷半导体元件从硅晶片释放的步骤。在本说明书的上下文中，“释放”指的是将可印刷半导体元件从硅晶片上分离的处理。在本发明中的释放处理可以包括拆掉诸如桥元件之类的将可印刷半导体元件的一个或更多个末端连接到母基片(mother substrate)的对准维持元件。可印刷半导体元件从硅晶片上的释放可以通过使可印刷半导体元件接触诸如可用于接触印刷转移处理的弹性印模的转移设备来进行，诸如干式转移印刷。在一些实施方案中，半导体元件的外表面和诸如一致的弹性印模之类的转移设备的接触表面接触，可选地为一致接触，使得半导体元件粘合到接触表面。可选地，本发明该方面的方法还包括将半导体元件配准转移到转移设备的步骤。可选地，本发明该方面的方法还包括利用受动力学控制的分离速度来促进将可印刷半导体元件配准转移到弹性印模上。

用于制造可印刷半导体元件的本方法的一个优点在于使用诸如体(111)硅晶片的给定(111)硅晶片起始原料，该方法可以被进行一次以上。本方法的重复处理能力是有益的，因为它使得本方法的使用单个起始硅片的多次重复成为可能，因而使得能够从一平方英尺的体硅晶片起始原料生产出几十或甚至几百平方英尺的可印刷半导体元件。在一个实施方案中，该方法还包括在释放和转移可印刷半导体元件后修整硅晶片的外表面的步骤。在本说明书的上下文中，表达“修整硅晶片”指的是产生一个平坦的、以及可选地为光滑的硅晶片外表面的处理步骤，例如在释放和/或转移一个或更多个可印刷半导体元件后。修整可以通过现有技术的任何已知技术来进行，包括但不限于，抛光、刻蚀、研磨、微机械加工、化学-机械抛光；各向异性湿式刻蚀。在一个有效的实施方案中，处理步骤(i)在硅晶片外表面产生多个凹槽特征，(ii)遮盖凹槽特征的至少一部分侧面，以及可选地遮盖凹槽形貌的整个侧面，以及(iii)在侧面之间进行刻蚀，因而产生附加的可印刷半导体元件，在修整外表面后被重复上述步骤。使用单个硅晶片起始原料，可以重复进行包括释放和精制处理步骤的本发明方法很多次。

在又一方面，本发明提供了能够高精度配准转移、配准组装和/或配准集成到接收基底上的可印刷半导体成分和结构。在本说明书的上下文中，表达“配准转移”、“配准组装”、“配准集成”指的是保持被转移元件的相对空间取向的协调处理，优选地为约5微米以及对于一些应用更优选地为约0.1微米范围内。本发明的配准处理还可以指的是本发明方法在预选为5微米以及对一些实施方案优选地为500纳米下将可印刷半导体元件转移、组装和/或集成到接收基底的特定区域上的能力。本发明该方面的可印刷半导体成分和结构增强了转移印刷组装以及集成技术的精确度、准确度以及重现精度，因而提供了一种用于制备高性能电子和光电设备的健壮并具有商业化可行性的制造平台。本发明中的配准处理可以使用各种转移设备来执行，这些转移设备包括，但不限于，可用于诸如干式接触印刷的接触印刷转移处理的诸如弹性和非弹性印模的印模转移设备。

在该方面的一个实施方案中，本发明提供了一种包括可印刷半导体元件的可印刷半导体结构；以及连接到、可选地集成连接到可印刷半导体结构以及连接到母晶片的一个或更多个桥元件。选择该可印刷半导体元件的物理尺寸、成份、形状和几何形状，以及桥元件，使得将可印刷半导体与诸如弹性印模的转移设备接触能够折断桥元件，因而以可控的方式将可印刷半导体结构从母晶片释放。

在一个实施方案中，桥元件、可印刷半导体元件和母晶片被集成地连接，以便包括一整体(unitary)结构。在本说明书的上下文中，“整体结构”指的是其中母晶片、桥元件以及可印刷半导体元件包括单块结构的成分。例如，在一个实施方案中，一整体结构包括一单个的、连续的半导体结构，其中一个或更多个桥元件集成连接到母晶片和连接到可印刷半导体元件。然而，本发明还包括可印刷半导体结构，其中该桥元件、可印刷半导体元件以及母硅片不包括一整体结构，而是通过诸如共价键结合、附着和/或分子间作用力(例如，范德瓦斯力、氢键结合、偶极间作用力、色散力)之类的结合力彼此连接在一起的。

本发明该方面的可印刷半导体结构可以包括一单个或多个连接到、优选地为集成连接到可印刷半导体元件和母晶片的桥元件。本发明的桥元件包括将可印刷半导体元件的表面连接到母晶片的结构。在一个实施方案中，一个或更多个桥元件将可印刷半导体元件的末端和/或底部连接到母晶片。在一个实施方案中，桥元件将一个或两个终止可印刷半导体带的长度的末端连接到母晶片。在一些实施方案中，可印刷半导体元件和桥元件至少部分从母晶片底刻。在一个能够高精度配准转移的实施方案中，可印刷半导体元件和桥元件完全从母晶片底刻。然而，本发明还包括将可印刷半导体元件连接到母晶片的、不是被底刻的结构的桥元件。这种非底刻构造的一个示例是将可印刷半导体元件的底部连接和/或锚到母晶片上的桥元件。

本发明包括其中桥元件将可印刷半导体元件的至少两个不同的末端或表面连接到母晶片的实施方案。具有多个桥元件的可印刷半导体结构对于那些需要改进的、高精度的配准转移的应用来说是有用的，因为它们在接触和转移到转移设备和/或接收基片的接触表面期间提供了半导体元件的对准、空间取向和位置的更大稳定性。

本发明该方面的桥元件是对准维持元件，该对准维持元件将可印刷半导体元件连接和/或锚到母基片上，诸如半导体晶片。桥元件对于在转移、组装过程中和/或集成处理步骤中维持可印刷半导体元件的所选取向和/或位置是有用的。桥元件对于在转移、组装期间和/或集成处理步骤中维持半导体元件图样或阵列的相对位置和取向也是有用的。在本发明的方法中，桥元件在涉及对诸如一致弹性印模等转移设备的接触表面的接触、粘合、转移和集成处理期间保持可印刷半导体元件的位置和空间取向，因而使能够从母晶片配准转移到转移设备。

本发明该方面的桥元件可以从可印刷半导体元件分离，而不会在转移设备的接触和/或移动时明显改变可印刷半导体元件的位置和空间取向。通过在转移设备的接触和/或移动期间，例如在干式转移接触印刷过程中，将桥元件折断和/或断开连接可以实现分离。由折断导致的分离可以通过使用诸如弹性印模和/或使用可促进转移到转移设备接触表面的受动力学控制的分离速度而得到提高。

在本发明该方面的一个实施方案中，选择桥元件的空间配置、几何形状、成分以及物理尺寸，以提供高精度的配准转移。在该说明书的上下文中，表达“高精度配准转移”指的是其中可印刷半导体元件的相对空间取向和相对位置变化低于约10％的可印刷半导体元件的转移。高精度的配准转移也指的是可印刷半导体元件转移到转移设备和/或接收基片具有良好的安放准确度。高精度的配准转移也指的是可印刷半导体元件的图样转移到转移设备和/或接收基片具有良好的重现精度。

本发明的桥元件可以包括部分或完全底刻的结构。在本发明中有效的桥元件可以具有一致的宽度或对称变化的宽度，诸如逐渐变细成窄颈的宽度，该宽度有助于通过折断来释放桥元件。在一些实施方案中，该桥元件具有选自约100纳米至约1000微米范围的平均宽度，具有选自约1纳米到约1000微米范围的平均厚度，以及具有选自约100纳米到约1000微米范围的平均长度。在一些实施方案中，该桥元件的物理尺寸和形状是相对于由该桥元件连接到母晶片的可印刷半导体元件的物理尺寸来限定的。，例如，使用平均宽度至少比可印刷半导体元件的平均宽度至少小2倍，对于有些应用优选地为小10倍，和/或平均厚度比可印刷半导体元件的平均厚度小1.5倍的桥元件，可以获得配准转移。还可以对桥元件提供尖特征，以有助于它们的折断和可印刷版导体元件从母晶片配准转移到转移设备和/或接收基片。

在该方面的一个实施方案中，该可印刷半导体元件包括其长度沿一主纵轴线延伸的、终止于一个第一末端和第二末端的可印刷半导体带。第一桥元件将可印刷半导体带的第一末端连接到母晶片，第二桥元件将半导体带的第二末端连接到母晶片。可选地，该可印刷半导体带、第一桥元件以及第二桥元件是被完全底刻的结构。在一个实施方案中，第一桥元件、第二桥元件、可印刷半导体带以及母晶片包括一整体半导体结构。在一个实施方案中，第一和第二桥元件的平均宽度约比可印刷半导体带的平均宽度小约1到约20倍。在一个实施方案中，第一和第二桥元件中的每一个分别连接到小于可印刷半导体带的第一末端和第二末端的横截面面积的1％到约100％。本发明包括其中第一和第二桥元件具有彼此邻近或远离的空间构造的实施方案。

在本发明中，可印刷半导体元件和/或桥元件的外表面可以被功能化，以提高到诸如弹性印模的转移设备的配准转移。可用于配准转移的功能方案包括将亲水和/或憎水基团添加到可印刷半导体元件表面，以提高与转移设备接触表面的粘合。一个可替代的化学策略是对一个或更多个接触表面(可印刷元件上的表面和/或接收表面)涂覆金属，这些金属包括但不限于金。这些金属可以被处理成具有自组装单层，这些单层可以以化学方式将接收表面桥接到可印刷元件。此外，两个所谓的裸金表面可以在一接触时(例如，通过冷焊)就可以形成一个金属焊接的结合。

本发明的可印刷半导体元件可以用宽范围内的材料制造。用于制造可印刷半导体元件的有效前体材料包括半导体晶片源(wafersource)，该半导体晶片源包括诸如单晶硅晶片、多晶硅晶片、锗晶片的体半导体晶片；诸如超薄硅晶片之类的超薄半导体晶片；诸如P型或N型掺杂晶片的掺杂半导体硅片以及具有所选择的掺杂物空间分布的晶片(位于绝缘晶片上的半导体，诸如绝缘体上的硅(例如Si-SiO₂，SiGe))；以及位于基片晶片上的半导体，诸如位于基片晶片上的硅以及绝缘体上的硅。而且，本发明的可印刷半导体元件可以从利用常规方法处理的半导体设备上留置出的刮下的或未被使用的高质量的或重新处理过的半导体材料制造而得。此外，本发明的可印刷半导体元件可以从诸如非晶、多晶和单晶半导体材料(例如，多晶硅、非晶硅、多晶GaAs和非晶GaAs)薄膜的位于牺牲层或基底(例如SiN或SiO₂)上的，并随后被退火的各种纳米晶片源以及其他体晶制造而来，所述体晶包括但不限于石墨、MoSe₂以及过渡金属硫化物和溴化钇氧化铜。

本发明的示例转移设备包括诸如弹性转移印模的干式转移印模、复合式转移印模、诸如一致式弹性印模之类的一致式转移设备，以及诸如多层弹性印模的多层转移设备。诸如弹性印模的转移设备对于接触印刷处理是有用的，诸如干式转移接触印刷。本发明的转移设备可选地为一致式的。可用于本发明的转移设备包括含有如于2005年4月27日向美国专利与商标局提交的、名称为″Composite PatterningDevices for Soft Lithography″的、美国专利申请序列号11/115,954中所描述的多个聚合物层的转移设备，此处通过引用将其纳入。本发明方法中可用的示例构图设备包括一个具有低杨氏模数的聚合物层，诸如聚(二甲基硅氧烷)(PDMS)层，对于一些应用优选地，厚度选自约1微米到约100微米的范围。使用低模数聚合物层是有益的，因为它提供了可以与一个或者更多个可印刷半导体元件，特别是具有弯曲的、粗糙的、平坦的、光滑的和/或波形的曝光面的可印刷半导体元件建立良好的一致接触，以及可以与具有宽范围的起伏幅度的表面形态的基片表面，诸如弯曲的、粗糙的、平坦的、光滑的和/或波形的基片表面，建立良好接触的转移设备。

本发明还包括将可印刷半导体元件转移，包括高精度配准转移，到诸如弹性印模的转移设备上的方法，和/或将可印刷半导体元件组装和/或集成，包括高精度配准组装和/或集成到接收基片上的方法。本发明的印刷方法和成分的一个优点是，可以以一种保持半导体元件的所选空间取向的方式将可印刷半导体元件的图样转移和组装到基片表面上，其中半导体元件的所选空间取向限定图样。本发明的该方面对于多个可印刷半导体元件被制造在充分限定的位置中以及相对空间取向上的应用来说是特别有益的，其中这些充分限定的位置以及相对空间取向直接对应于所选的设备构造以及设备构造阵列。本发明的转移印刷方法可以转移、定位以及组装可印刷半导体元件和/或可印刷功能设备，包括但不限于，晶体管、光学波导管、微电子机械系统、纳米电子机械系统、激光二极管或完全形成的电路。

本处理方法和成分除了可应用于半导体材料外，还可以应用于体半金属材料。例如，本方法、成分以及结构可以利用含碳材料，诸如石墨单层和石墨层，以及其他诸如云母之类的层状材料。

在一个实施方案中，本发明提供了一种用于将可印刷半导体元件转移到转移设备的方法，该方法包括步骤：(i)提供包括可印刷半导体元件的可印刷半导体结构；以及至少一个连接到可印刷半导体结构和连接到母晶片的桥元件，其中该可印刷半导体元件以及该桥元件至少部分从母晶片底刻；(ii)将可印刷半导体元件与具有接触表面的转移设备接触，其中在接触表面和可印刷半导体元件之间的接触将可印刷半导体元件结合到接触表面；以及(iii)以一种可导致桥元件折断的方式移动转移设备，因而将可印刷半导体结构从母晶片转移到转移设备上。

在一个实施方案，本发明提供一种用于将可印刷半导体元件组装到基片的接收表面上的方法，该方法包括步骤：(i)提供可印刷半导体元件；以及至少一个连接到所述可印刷半导体结构和连接到母晶片的桥元件，其中所述可印刷半导体元件以及所述桥元件至少部分从所述母硅片底刻；(ii)将所述可印刷半导体元件与具有接触表面的转移设备接触，其中在所述接触表面和所述可印刷半导体元件之间的接触将所述可印刷半导体元件结合到所述接触表面；(iii)以一种可导致所述桥元件折断的方式移动所述转换设备，因而将所述可印刷半导体结构从所述母晶片转移到所述转移设备上，因而形成其上分布有所述可印刷半导体元件的所述接触表面；(iv)将放置于所述接触表面上的所述可印刷半导体元件与所述基片的所述接收表面接触；以及(v)将所述一致式转移设备的所述接触表面与所述可印刷半导体元件分离，其中所述可印刷半导体元件被转移到所述接收表面，因而将所述可印刷半导体元件组装到所述基片的所述接收表面上。

在一个实施方案中，本发明提供了一种用于制造可印刷半导体元件的方法，包括步骤：(1)提供具有(111)取向以及具有外表面的硅晶片；(2)在所述硅晶片的所述外表面产生多个凹形特征，其中每个所述凹形特征包括曝光的硅晶片的底面以及侧面；(3)遮盖所述凹槽特征的所述侧面的至少一部分；以及(4)在所述凹槽特征之间进行刻蚀，其中刻蚀沿所述硅晶片的<110>方向发生，因而制造所述的可印刷半导体元件。

附图说明

图1A提供了图解本发明的用于制造可印刷半导体元件的示例方法的示意横截面视图，所述可印刷半导体元件包括来自具有(111)取向的体硅晶片的单晶硅带。图1B提供了阐述本方法中用于从体硅晶片产生可印刷半导体元件的处理步骤的流程图。

图1C提供了横截面图处理示意图，该图图解了其中部分地遮盖、但不是完全遮盖凹槽特征的侧面的制造方法。图1D提供了横截面图示意处理图，该图图解了其中完全遮盖凹槽特征的侧面的制造方法。

图1E提供了硅(111)内的具有沟道构造但没有精制侧面的凹槽特征的图像。图1E所示的凹槽特征由相移光刻、金属剥离以及无源离子刻蚀和随后的金属刻蚀掩模的除去来限定。图1F提供了硅(111)内的具有沟道构造并且精制侧面的凹槽特征的图像。

图2A和2B提供了本发明的可印刷半导体结构的示意俯视图，该可印刷半导体结构包括一个可印刷半导体元件和两个桥元件。在图2A所示的结构中，这些桥元件彼此远离地放置，而在图2B的结构中，这些桥元件彼此邻近地放置。

图2C和2D提供了将可印刷半导体元件连接到母晶片的桥元件的图像。

图3(a)示意地图解了一种使用集成有电阻带的转移印刷的GaAs线的，在塑料上制造晶体管、二极管以及逻辑电路的处理，这些GaAs线是由单晶GaAs母晶片制备的。(b)一列GaAs线(具有电阻带)阵列的SEM图像，这些GaAs线的末端连接到母晶片上。由箭头表示的这部分线位于阵列线的下面，表示GaAs线与体硅上分开。该插入图给出了无支撑地存在的各根线，清楚地示出了它的三角形截面。(c)利用转移印刷到PET基片上的如(b)所示的GaAs线阵列形成的、通道长度为50微米以及栅长度为5微米的各个MESFET的SEM图像。(d)将Ti/n-GaAs肖特基二极管光学显微成像到PET板上。这些插入图显示一个电极垫连接位于这些线一端的电阻带上，而另一个电极(150nm Ti/150nm Au)垫直接连接到用于形成肖特基触头的GaAs线上。(e，f)对具有各种逻辑门的以及安装在平坦表面(e)上和位于弯曲的白色标记轴(f)上的各个MESFET的PET基片的光学成像。

图4：栅长度为5微米以及具有不同的通道长度的GaAs线MESFET的特性；(a，b)50微米以及(c)位于PU/PET基片上25微米。(a)图3c所示的晶体管在不同栅电压(V_GS)下的电流-电压(即I_DS对V_DS)曲线。从上往下看，V_GS从0.5V降低到-3.0V，步长为0.5V。(b)同一晶体管在V_DS＝4V的饱和区域内的传输特性曲线。该插入图显示传输特性曲线的导数，揭示了跨导对栅电压的依赖性。(c)通道长度为25微米的晶体管在不同V_GS下的源极-漏极电流。从上往下看，该V_GS从0.5V降低到-5V，步长为0.5V。(d)所制造的Au/Ti-GaAs肖特基二极管的I-V特性，表现出良好的整流特性。

图5：反相器的电路图(a)、光学图像(b)以及输出-输入特性(c)。所有MESFET栅长度为5微米。该V_dd相对于地(GND)偏置到5V。

图6：不同逻辑门的电路图、光学图像以及输出-输入特性：(a，b，c)或非门；(d，e，f)与非门。所有MESFET的栅长度为5微米。该比例标尺表示100微米。施加到这些逻辑门上的V_dd相对于地(GND)为5V。该或非门和与非门的逻辑“0”和“1”输入信号分别由-5V和2V来驱动。该或非门的逻辑“0”和“1”输出分别是1.58-1.67V和4.1V。该与非门的逻辑“0”和“1”输出分别是2.90V和4.83-4.98V。

图7：(a)位于PU/PET基片上的、通道长度为50微米以及栅长度为2微米的各个GaAs线MESFET的SEM图像，显示每个晶体管由十根准直的GaAs线形成。(b)图(a)所示的晶体管的电流-电压(即I_DS对V_DS)曲线。从上往下看，该V_GS从0.5V降低到-3.0V，步长为0.5V。该插图显示该晶体管在V_DS＝4V的饱和区域内的传输特性曲线。

图8：(a，b)栅长度不同的GaAs-线MESFET的RF响应的实验(蓝色)以及模拟(红色)结果：2微米(a)以及5微米(b)。该测量值是利用(a)中插图所示的探测构造进行的。(c)f_T对栅长度的依赖性。该不同的符号表示不同设备上的测量结果；该虚线对应于模拟。

图9：位于PU/PET基片上的高速GaAs-线MESFET(栅长度为2微米)的机械柔韧性特性。(a)对测量装置安装的光学图像。V_DS＝4V以及V_GS＝0V下，表面应力效应(正值和负值分别对应于拉伸和压缩的应力)对流过源极到漏极的饱和电流(b)的影响；以及(c)在V_DS＝4V的饱和区域内的开/关电流比。

图10：制造单晶硅带的示意处理流程。(a)SF₆等离子刻蚀(111)硅表面中的沟道。(b)热氧化和成角度蒸发Ti/Au层钝化侧面。(c)最后，由热KOH/IPA/H₂O溶液底刻该硅带。(d)部分底刻的带的横截面SEM图像。(e)释放柔性带。

图11：由各向异性湿式刻蚀底刻产生的微结构硅的原子力显微镜图。(a)PDMS印模上的带的AFM高度图像，下侧被曝光。在对这些带的边缘处进行测量时，这些带为115到130纳米厚，在中间弓形下降。(b)500纳米厚的带的下侧的AFM图像，揭示了由KOH/IPA/H₂O溶液底刻引入的纳米级粗糙度。

图12：用于将微结构硅从“供体”晶片转移到塑料基片上的示意处理流程。(a)PDMS印模靠着芯片碾压，该芯片具有锚在晶片上的底刻的带。(b)带结合在印模上并且可以通过剥离印模而从该晶片上除去。(c)接着将带从印模印刷到塑料基片上。(d)锚在供体晶片上的几乎完全底刻的带的SEM图像。(e)从供体上除去的并且粘贴到印模上的带的光学显微图。(f)安放由转移的硅带制备得来的TFT的柔性塑料“芯片”相片。

图13：位于PET/ITO基片上的单晶硅底栅晶体管电子特性；L＝100微米，W＝100微米，线性迁移率360cm²V^-1s^-1；饱和迁移率100cm²V^-1s^-1(a)传输特性(VD＝0.1)，显示开/关比值约为4000，插图为设备的俯视图。(b)电流电压(I-V)特性。

图14：(a)用于制造高电子迁移率晶体管(HEMT，在ALGaN和GaN界面形成的二维电子气(2DEG))的异质结GaN晶片示意图；(b)塑料基片上的HEMT几何形状；(c)在Ws-GaN带末端用两个“窄桥”支撑的Ws-GaN设计。利用灵活的各向异性刻蚀取向来制造无支撑地存在的Ws-GaN元件。

图15：将Ws-GaN HEMT制造到塑料基片上的步骤的示意图解。

图16：(a)TMAH湿式刻蚀下面的Si之前的GaN晶片。(b)TMAH刻蚀之后的无支撑地存在的GaN带。注意牺牲Si层的刻蚀和未刻蚀区域之间的颜色差别。(c-d)TMAH各向异性刻蚀下面的Si的中间步骤的SEM图像。(e)浸有由范德瓦斯力结合的μs-GaN对象的PDMS板的SEM图像。(f)转移到涂有PU的PET的μs-GaN的SEM图像。该金属和聚合物区域被人为地着上颜色，便以查看。

图17：由位于塑料基片上的Ws-GaN形成的高性能的HEMT。(a-b)实际的柔性Ws-GaN设备的光学显微图片。图14B示出了横截面设备几何形状的示意图解。(c)基于Ws-GaN的HEMT在一定范围的栅电压(Vg＝-4V至1V)下的I-V曲线。该设备的通道长度、通道宽度以及栅宽度分别为20Wm、170Wm以及5Wm。(d)在恒定的源极-漏极电压(V_ds＝2V)下测量的传输特性，指示跨导为1.5mS。

图18(a)实际弯曲的平台(stage)和塑料设备的光学图像。(b)不同弯曲半径(以及其相应的应力)下获取的传输特性曲线。(c)当塑料板弯曲到最大弯曲半径时所获得的I-V曲线(橙色)以及在弯曲循环后塑料板被展平时所获得的I-V曲线(蓝色的)。

图19提供了图解本发明的用于制造多层可印刷半导体元件阵列的方法的处理流程示意图。

图20提供了在成角度观察下(a，c，e，g)Si(111)的SEM图像以及在横截面观察时(b，d，f，h)Si(111)的SEM图像：(a和b)是在STS-ICPRIE以及BOE刻蚀之后，(c和d)是在侧面经过金属保护之后，(e至h)是在KOH刻蚀2分钟之后(e和f)以及跟随5分钟金属清洗之后(g和h)。

图21提供了(a)提供了大规格的四层Si(111)带准直阵列的图片。(b和c)俯视观察以及(d和e)成角度观察时的图(a)所示的四层Si(111)的SEM图像。

图22提供了释放的柔性Si(111)带的图片(a)以及OM图像(b和c)。(d到f)为(a)中所示的带的SEM图像。

图23提供了转移到PDMS基片上的准直的Si(111)带的光学图像(a)。(b)来自于图(a)所示的阵列中的四个带的AFM图像。(c)安放四个来自于单个Si片的四个转移循环的Si(111)阵列图样的柔性聚酯薄膜的图片。

具体实施方式

参见附图，相同的数字表示相同的元件以及出现在一个以上的附图中的相同数字指示相同的元件。而且，下文中应用以下这些定义：

“可印刷”涉及可以在不将基片曝光在高温下(即在低于或等于约400摄氏度的温度下)实现转移、组装、构图、组织和/或集成到基片上或内部的材料、结构、设备组件和/或集成的功能设备，在本发明的一个实施方案中，可印刷材料、元件、设备组件以及设备可以通过溶液印刷或干式转移接触印刷转移、组装、构图、组织和/或集成到基片上或内部。

本发明的“可印刷半导体元件”包括例如通过使用干式转移接触印刷和/或溶液印刷方法被组装和/或集成到基片表面上的半导体结构。在一个实施方案中，本发明的可印刷半导体元件是整体的单晶、多晶或微晶无机半导体结构。在一个实施方案中，可印刷半导体元件通过一个或更多个桥元件连接到诸如母晶片的基片上。在该说明书的上下文中，整体结构是具有机械连接的特征的单块结构。本发明的半导体元件可以是未掺杂的或者是掺杂的，可以具有所选的掺杂物空间分布，以及可以掺杂多种不同的掺杂物材料，包括P和N型掺杂物。本发明包括至少一个横截面尺寸大于或等于约1微米的微结构可印刷半导体元件以及至少一个横截面尺寸小于或等于约1微米的纳米结构可印刷半导体元件。在很多应用中有用的可印刷半导体元件包括那些从高纯度体材料的“自顶向下的”加工中获取的元件，所述高纯度体材料诸如那些利用常规的高温处理技术生产的高纯度晶体半导体晶片。在一个实施方案中，本发明的可印刷半导体元件包括复合结构，该复合结构具有一个可操作地连接到至少一个附加的设备组件或结构的半导体，该附加的设备组件或结构如导体层、介质层、电极，附加的半导体结构或它们的任意组合。在一个实施方案中，本发明的可印刷半导体元件包括可伸长的半导体元件和/或异质结半导体元件。

“横截面尺寸”指的是设备、设备组件或材料的横截面的尺寸。横截面尺寸包括宽度、厚度、半径以及直径。例如，具有带状的可印刷半导体元件用长度和两个横截面尺寸来表征；厚度和宽度。例如，具有柱状的可印刷半导体元件用长度和横截面尺寸直径(替代地用半径)来表征。

“纵向上的取向处于基本平行的构造中”指的是一种取向，即诸如可印刷半导体元件的一群元件的纵轴基本平行于所选准直轴取向。在该定义的上下文中，基本平行于所选轴指的是在绝对平行取向10度以内的取向，更优选地为在绝对平行取向5度以内。

在本说明书中，术语“柔性的”以及“可弯曲的”是作为同一意思来使用的，并且指的是材料、结构、设备或设备组件变形到弯曲形状时不至于经历产生显著应力的变形的能力，该显著应力诸如是表征材料、结构、设备或设备组件的失效点之类的应力。在一个示例实施方案中，柔性材料、结构、设备或设备组件可以变形成弯曲形状，而不产生大于或等于约5％的应力，对于一些应用来说优选地是大于或等于约1％，以及对于一些应用来说更优选地是大于或等于约0.5％。

“半导体”指的是任何一种在很低的温度下为绝缘体、而在约300K的温度处具有明显的电导性的材料。在本说明书中，术语半导体的使用意在与微电子和电子设备中该术语的使用相一致。用于本发明中的半导体可以包括诸如硅、锗和金刚石的元素半导体，诸如SiC和SiGe的IV族化合物半导体，诸如AlSb、AlAs、Aln、AlP、BN、GaSb、GaAs、GaN、GaP、InSb、InAs、InN和InP的III-V族半导体，诸如Al_xGa_1-xAs的II1-V族三重半导体合金，诸如CsSe、CdS、CdTe、ZnO、ZnSe、ZnS和ZnTe之类的II-VI族半导体，I-VII族半导体CuCl，诸如PbS、PbTe和SnS的IV-VI族半导体，诸如PbI₂、MoS₂以及GaSe的层半导体，诸如CuO以及Cu₂O的氧化物半导体。术语半导体包括本征半导体(intrinsic semiconductor)以及掺杂有一种或更多种所选材料的非本征半导体(extrinsic semiconductor)，包括具有p型掺杂材料的半导体和n型掺杂材料的半导体，以提供对给定应用或设备有用的有益电子特性。术语半导体包括复合材料，该复合材料包括多个半导体和/或掺杂物的混合物。对本发明的一些应用有用的特定半导体材料包括，但不限于，Si、Ge、SiC、AlP、AlAs、AlSb、GaN、GaP、GaAs、GaSb、InP、InAs、GaSb、InP、InAs、InSb、ZnO、ZnSe、ZnTe、CdS、CdSe、ZnSe、ZnTe、CdS、CdSe、CdTe、HgS、PbS、PbSe、PbTe、AlGaAs、AlInAs、AlInP、GaAsP、GaInAs、GaInP、AlGaAsSb、AlGaInP和GaInAsP。多孔硅半导体材料对于本发明在传感器和发光材料领域的应用中是有用的，诸如发光二极管(LED)以及固态激光器。半导体材料的杂质是除该半导体材料本身之外的原子、元素、离子和/或分子，或者是任何提供到半导体材料的掺杂物。杂质是出现在半导体材料中的不想要的材料，它们可能对半导体材料的电学特性造成负影响，这些杂质包括但不限于，氧、碳以及包括重金属在内的金属。重金属杂质包括，但不限于，周期表上位于铜和铅之间的元素族，钙，钠以及所有离子，化合物和/或其复合体。

在本说明书中，术语“良好的电子性能”以及“高性能”是作为同一意思来使用的，并且指的是具有诸如场效应迁移率、阈值电压以及开-关比的电子特性的，能提供诸如电子信号开关和/或放大等所需功能的设备和设备组件。本发明的展示良好的电子性能的示例可印刷半导体元件可以具有大于或等于100cm²V^-1s^-1的本征场效应迁移率，对于一些应用来说优选地，本征场效应迁移率大于或等于约300cm²V^-1s^-1。本发明的展示良好的电子性能的示例晶体管可以具有大于或等于约100cm²V^-1s^-1的本征场效应迁移率，对于一些应用来说优选地，本征场效应迁移率大于或等于约300cm²V^-1s^-1，以及对于一些应用来说更优选地，固有场效应迁移率大于或等于约800cm²V^-1s^-1。本发明的展示良好的电子性能的示例晶体管可以具有低于约5伏的阈值电压和/或大于约1×10⁴的开-关比。

“塑料”指的是一般在被加热时可以被模制或成形，以及硬化成所需形状的任何合成的或天然存在的材料，或任何这些材料的组合。可用于本发明的设备和方法中的示例塑料包括，但不限于，聚合物、树脂以及纤维衍生物。在本说明书中，术语塑料意指包括合成塑料材料，该合成塑料材料包括一个或更多个具有一种或多种添加剂的塑料，诸如结构增强剂、滤剂、纤维、增塑剂、稳定剂或可以提供所需的化学或物理性能的添加剂。

“弹性体”指的是可以被拉伸或变形的，并且能够回复到它的原始形状而没有基本永久的形变的聚合物材料。弹性体通常经历基本为弹性的形变。可用于本发明的示例弹性体可以包括聚合物、共聚物、合成材料或聚合物和共聚物的混合物。弹性层指的是包括至少一个弹性体的层。弹性层还可以包括掺杂物以及其他非弹性材料。可用于本发明的弹性体可以包括但不限于，热塑性弹性体、苯乙烯材料、烯烃材料、聚烯烃、热塑性聚氨酯弹性体、聚酰胺、合成胶、PDMS、聚丁二烯、聚异丁烯以及聚(乙烯-丁二烯-苯乙烯)、聚氨酯、聚氯丁烯和硅树脂。弹性体提供对本方法有用的弹性印模。

“转移设备”指的是可以接收和/或重新放置诸如可印刷半导体元件的元件或元件阵列的设备或设备组件。可用于本发明的转移设备包括具有一个或更多个可以与那些要进行转移的元件建立一致接触的接触表面的一致转移设备。本方法和成分特别适合于与转移设备结合使用，该转移设备包括可用于接触印刷处理的弹性印模。

“大面积”指的是大于或等于约36平方英寸的面积，诸如用于设备制造的基片的接收表面。

“设备场效应迁移率”指的是诸如晶体管的电子设备的场效应迁移率，如利用与该电子设备对应的输出电流数据来计算。

“一致接触”指的是表面、涂覆表面和/或其上沉积有材料的表面之间建立的接触，所沉积的材料可能对于基片表面上转移、组装、组织和集成结构(诸如可印刷半导体元件)是有用的。在一个方面，一致接触涉及将一致转移设备的一个或更多个接触表面宏观适应基片表面或适应诸如可印刷半导体元件的物体的表面的整体形状。在又一个方面，一致接触涉及将一致转移设备的一个或更多个接触表面微观适应基片表面，使形成没有空隙的紧密接触。术语一致接触的使用与在软印刷领域中该术语的使用一致。可以在一致转移设备的一个或更多个裸接触表面和基片表面之间建立一致接触。替代地，可以在一个或更多个涂覆接触表面，如一种转移设备的具有转移材料、可印刷半导体元件、设备组件和/或沉积在其上的设备的接触表面，和基片表面之间建立一致接触。替代地，可以在一致转移设备的一个或更多个裸的或涂覆的接触表面和涂覆有诸如转移材料、固体光致抗蚀剂层、预聚物层、液体、薄膜或流体的材料的基片表面之间建立一致接触。

“安放准确度”指的是转移方法或设备将诸如可印刷半导体元件的元件转移到选定位置的能力，该选定位置要么相对于诸如电极的其他设备组件的位置，或相对于接收表面的选定区域的位置。“良好安放”准确度指的是设备和方法可以将可印刷元件转移到相对于另一设备或设备组件或相对于接收表面所选区域的所选位置，同时相对于绝对正确位置的空间偏离低于或等于50微米，对于一些应用来说更优选地为低于或等于20微米，以及对于一些应用来说更为优选的是低于或等于5微米。本发明提供了包括至少一个以良好安放准确度转移的可印刷元件的设备。

“再现度”指的是诸如可印刷半导体元件图样的所选元件图样很好地转移到基片接收表面的的程度的量度。良好再现度指的是其中在转移过程中保留各个元件的相对位置和取向的所选元件图样转移，例如各个元件相对于它们在所选图样中的位置的空间偏移量少于或等于500纳米，更优选地为少于或等于100纳米。

“底刻”指的是其中诸如可印刷半导体元件、桥元件或两者的元件的底面至少部分与诸如母晶片或体材料的另一结构分离或不固定的结构构造。完全底刻指的是其中诸如可印刷半导体元件、桥元件或两者的元件的底面完全从诸如母晶片或体材料的另一结构分离的结构构造。底刻结构可以是部分或完全无支撑地存在的结构。底刻结构可以部分或完全由它们与之分离的诸如母晶片或体材料的另一结构支撑。底刻结构可以在除底面以外的表面处连附、粘贴和/或连接诸如晶片或其他体材料的另一结构。例如，本发明包括其中可印刷半导体元件和/或桥元件在末端处连接到晶片的方法和成分，该末端位于除底面以外的表面上(例如，见图2A和2B)。

在以下说明书中，为了提供本发明精确本质的彻底解释，阐述了本发明的设备、设备组件和方法的大量具体细节。然而对于本领域技术人员来说，将变得很明显的是，可以不用这些具体细节实践本发明。

本发明提供了用于制造可印刷半导体元件以及将可印刷半导体元件和可印刷半导体元件的图样组装到基片表面上的方法和设备。提供了用低成本体半导体材料制造高质量可印刷半导体元件的方法。本发明还提供了提供将可印刷半导体元件从母晶片高精度配准转移到转移设备和/或接收基片的半导体结构和方法。本发明的这些方法、设备和设备组件可以在柔性塑料基片上生产高性能电子和光电设备以及设备阵列。

图1A提供了图解本发明的用于制备可印刷半导体元件的示例方法的示意截面图，该可印刷半导体元件包括来自具有(111)取向的体硅晶片的单晶硅的可印刷半导体带。图1B提供了一流程，该流程阐述了在用于从体硅晶片生产可印刷半导体元件的本方法中的处理步骤，包括可重复的处理步骤在内。

如图1A(画面1)和1B所示，提供了具有(111)取向的硅晶片100。具有(111)取向的硅晶片100可以是体硅晶片。具有预选的物理尺寸、间距和空间取向的多个通道110被刻蚀到硅晶片100的外表面120中，例如结合使用近场光刻、剥离以及干式刻蚀技术。在该实施方案中，位于通道之间的间距130限定使用该方法制造的可印刷半导体带的宽度。

如图1A(画面2)以及1B所示，可选地，在通道110以及外表面120上生长一热氧化层140，例如通过加热(111)硅晶片100。接着，将一掩模150沉积在通道110的侧面以及外表面120上，例如通过利用一种或更多种诸如金属或金属组合物的掩模材料的成角度电子束蒸发，从而产生硅晶片100上遮盖的和未遮盖的区域。该遮盖步骤产生通道110的侧面被遮盖的区域160和侧面未被遮盖区域170。本发明包括其中通道110沿深度135方向的整个侧面被遮盖的实施方案(例如见图1D)。在一些实施方案中，被遮盖区域沿侧面向下延伸的程度受掩模材料蒸发角度、表面特征在晶片100外表面120上投下的“隐蔽”、以及掩模材料流动的准直程度控制。沟道110的深度135以及侧面被遮盖区域160的程度，至少部分地限定了由这些方法产生的可印刷半导体带的厚度。可选地，热氧化层140的曝光区域在附加处理之前被移走，例如利用干式化学刻蚀技术。

如图1A(画面3)和1B所示，通道110侧面的未被遮盖区域170被刻蚀。在一示例实施方案中，通道110侧面的未被遮盖区域170被各向异性地刻蚀，使该在通道之间的刻蚀优选地沿硅晶片100的<110>方向发生，从而底刻相邻通道110之间的(111)硅晶片100区域。刻蚀前端<110>方向的方向由图1B画面3中的虚箭头来示意性地表示。在一个实施方案中，选择各向异性刻蚀系统，使刻蚀沿硅晶片100的<111>方向基本不发生。各向异性刻蚀系统和硅晶片100的(111)取向的选取提供了如点线175示意表示的本征刻蚀停止。对本发明该方面有用的各向异性刻蚀系统包括使用热碱性溶液的湿式化学刻蚀系统。在一些实施方案中，选则可产生具有相对光滑的(例如，粗糙度低于1纳米)下侧的可印刷半导体带的刻蚀系统用于该处理步骤。

如图1A(画面4)和1B所示，通道之间的刻蚀产生了可印刷半导体带200，这些带完全从硅晶片100底刻。在一个实施方案中，选择通道110的物理尺寸、形状和空间取向，使刻蚀处理步骤产生在一个或更多个末端处连接到硅晶片100的可印刷半导体带200。由本方法产生的可印刷半导体带200可以是平坦的、薄的以及具有机械柔韧性的。可选地，除去该掩模150，例如，通过湿式化学刻蚀技术。

参见图1B的流程图，可选地，本方法包括将可印刷半导体元件从硅晶片释放的步骤，例如，通过与弹性印模接触。在示例方法中，可印刷半导体元件与弹性印模的接触折断一个或更多个将可印刷半导体元件连接到硅晶片100的桥元件，从而实现可印刷半导体元件从硅晶片100配准转移到弹性印模。本发明的方法包括利用受动力学控制的剥离速度，以有助于从硅晶片100配准转移到弹性印模转移设备。

可选地，本发明包括高产率的制造方法，还包括对硅晶片外表面进行修整的步骤，例如，通过可产生硅晶片100的平坦和/或光滑的外表面的表面处理步骤(例如，抛光、研磨、刻蚀、微机械加工等)。如图1B所示，对硅晶片100进行修整可以使制造处理可以被重复多次，从而使得可以从单个硅晶片起始材料提供高产率的可印刷半导体带。

图1C提供了横截面示意处理图，该图图解了凹槽特征的侧面部分地而不是全部地被遮盖的制造方法。图1D提供了横截面示意处理图，该图图解了其中凹槽特征的侧面被完全遮盖的制造方法。如图1D所示，还遮盖凹槽特征底板的一部分，而不是全部。在该实施方案中，该方法包括刻蚀在凹槽特征的被遮盖侧面的下面的材料的步骤。该部分遮盖的底板构造为蚀刻剂提供了一个入口，从而使蚀刻可以发生在凹槽特征之间，诸如相邻凹槽特征之间。采用完全遮盖凹槽特征的侧面的本发明方法在对可印刷半导体元件厚度的限定和选择上提供改进的准确度和精度上是有益的。在一个实施方案中，侧面被完全遮盖起来，从而使钝化边界只出现在凹槽特征的底板上。在这些方法中，带的厚度不是由钝化边界来限定的，而是由底板的高度，沟道的高度以及硅片的顶面限定的。

本发明制造可印刷半导体元件的方法还可以包括对凹槽特征的几何形状、物理尺寸以及形态进行精制的步骤。对凹槽特征的精制可以在产生凹槽特征之后并且在形成和/或释放可印刷半导体元件之前的的制造处理的任何一刻进行。在一个有效的实施方案中，在涉及部分或完全地遮盖凹槽特征侧面的处理步骤之前对凹槽特征进行精制。图1E提供了硅(111)内的具有所产生的沟道构造未被精制的凹槽特征图像。图1E所示的凹槽特征由相移光刻、金属剥离以及无源离子刻蚀和随后除去金属刻蚀掩模来限定。图1F提供了硅(111)内的具有沟道配置侧面被精制的凹槽特征图像。图1F所示的凹槽特征由相移光刻、金属剥离以及无源离子刻蚀，借助于在热KOH溶液中各向异性刻蚀的精制，和随后除去金属刻蚀掩模来限定。该样本也用成角度金属蒸发来处理。如这些图像对比所示，图1F中沟道的底板和侧面比图1E中沟道的底板和侧面限定得更为光滑。

在该上下文中，精制指的是诸如凹槽特征的侧面和底板的凹槽特征表面的材料除去处理。精制包括导致更为光滑的凹槽特征表面的处理和/或导致具有更均匀的物理尺寸和表面形态的凹槽特征的处理。在一个实施方案中，利用各向异性刻蚀技术，例如利用热KOH溶液的刻蚀，对几何形状、物理尺寸和/或形态进行精制。对沟道的各向异性湿式刻蚀对于可配准转移的(111)硅带的产生特别有用。该精制处理步骤的优点包括(1)提供改进的根据母晶片的晶轴来确定的沟道底板的限定，以及(2)通过母晶片的晶轴提供改进的沟道侧面限定。

图2A和2B提供了本发明的可印刷半导体结构的示意俯视图，该可印刷半导体结构包括一个可印刷半导体元件和两个桥元件。在图2A所示的结构中，这些桥元件彼此远离地放置，而在图2B所示的结构中，这些桥元件彼此邻近地放置。如图2A和2B所示，可印刷半导体结构290包括可印刷半导体元件300和桥元件310。桥元件310是准直维持元件，该元件将半导体元件300连接到，可选地集成连接到母晶片320上。在一个实施方案中，可印刷半导体元件300和桥元件310从母晶片320部分或完全底刻。在一个实施方案中，可印刷半导体元件300、桥元件310以及母晶片320是一整体结构，诸如一单个的、连续的半导体结构。

可印刷半导体元件300沿纵轴340纵向延伸长度330，以及延伸宽度350。长度330终止于被连接到桥元件310的第一和第二末端400。桥元件310延伸长度360以及延伸宽度370。在图1A和1B所示的实施方案中，桥元件连接到小于可印刷半导体元件300的末端400的整个宽度和/或横截面面积。如图2A和2B所示，桥元件310的宽度370小于可印刷半导体元件300的宽度350，以有助于配准转移。此外，半导体元件300具有曝光的外表面的表面面积，该面积大于桥元件310曝光外表面的表面面积。对于本发明的一些处理和转移方法来说，桥元件310和可印刷半导体元件300的这些尺寸分布有助于可印刷半导体元件300的高精度配准转移，组装和/或集成。

桥元件310提供的结构支撑使半导体元件300在从硅片320转移之前和/或期间保持在预选的空间取向上，该转移例如可利用弹性印模转移设备。在其中一个或更多个可印刷半导体元件的相对位置、间距和空间取向对应于所需功能设备和/或电路设计的很多制造应用中，桥元件的锚定功能是需要的。选择桥元件的物理尺寸、空间取向和几何形状，使半导体元件300可以在一接触转移设备就实现释放。在一些实施方案中，例如通过沿图2B和2B所示虚线折断来实现释放。对于一些应用来说，重要的是，折断桥元件310所需的力低，使得半导体元件300的位置和空间取向在转移期间基本不被破坏。

本发明中，选择桥元件的空间布置、几何形状、成份和物理尺寸或这些的任意组合，以提供高精度的配准转移。图2C和2D提供了桥元件的图像，这些桥元件将可印刷半导体元件连接到母晶片。图2C示出了可印刷硅元件和将可印刷元件连接到母(SOI)晶片的(窄)桥元件。可印刷半导体元件和桥元件的几何形状由SF6刻蚀来限定。如图2C所示，可印刷半导体元件和桥元件固定处具有圆形转角。这些转角的圆度以及这些元件的整体几何形状降低了在利用PDMS转移设备时释放可印刷半导体元件的能力。图2D中也示出了可印刷硅元件和将可印刷元件连接到母(SOI)晶片的(窄)桥元件。几何形状由热KOH各向异性刻蚀来限定。如图2D所示，该可印刷半导体元件和桥元件固定处具有尖锐的转角。那些转角的尖锐性将应力集中到充分限定的拆断点上，以及因此增强了利用PDMS转移设备释放这些元件的能力。实施例1印刷在塑料基片上的用于柔性晶体管、二极管和电路的准直GaAs线阵列

利用光刻和各向异性化学刻蚀从高质量单晶晶片产生的具有集成的欧姆触头(ohmic contact)的GaAs线准直阵列提供了一种被看好的可用于柔性塑料基片上的晶体管、肖基特二极管、逻辑门和甚至更为复杂的电路的材料。这些设备表现出优秀的电学和机械学特性，这两个性能对于新兴的低成本、通常称为宏电子学的大面积柔性电子学领域来说都很重要。

对于可以用于很多应用中的功能设备(例如，光学器件、光电学器件、电子学器件、传感器件等)而言，单晶无机半导体的微米以及纳米级线、带、小板等是具吸引力的构建单元。例如，由“自底向上”方法合成的Si纳米线可以通过朗缪尔/布罗杰特技术(或微流体技术)被组装成准直的阵列以及用作塑料基片上柔性薄膜晶体管(TFT)的传输通道。在一个不同的方法中，以厚度为约100nm以及宽度在几微米到几百微米范围内的带的形式的微米/纳米级Si元件(微结构硅；μs-Si)可以通过“自顶向下”方法从高质量、单晶体源(例如，绝缘硅(silicon-on-insulator)，SOI晶片，或体晶片)产生。这种类型的材料可以用来制造在塑料基片上的柔性TFT，设备迁移率高达300cm²V^-1s^-1。该基于高质量晶片的源材料(在充分限定的掺杂水平、掺杂均匀、表面粗糙度低以及低的表面缺陷密度方面)导致具有类似良好性能的硅基半导体材料，这些良好性能对于可靠的、高性能的设备操作来说是有益的。该“自顶向下”制造处理具有吸引力还是因为它提供了在“干式印刷”过程中将限定在晶片级别的高度有序组织纳米/微米结构保留到最终的(例如塑料或其他)设备基片上的可能性。尽管利用硅可能获得高性能，但利用GaAs可以获得更好的特性(例如运行速度)，例如，由于GaAs高的本征电子迁移率约8500cm²V^-1s^-1。之前的研究证实了，利用各向异性化学刻蚀步骤，通过“自顶向下”制造步骤从GaAs晶片产生具有三角形横截面的纳米/微米线的技术。通过GaAs线都还系连在晶片上时在这些GaAs线上形成欧姆触头，并接着将它们转移印刷到塑料基片上来构建具有优秀性能的可机械弯曲的金属半导体场效应晶体管(MESFET)。这些晶体管在千兆赫区域显示单一的小信号增益。该例子证实了在将转移印刷作为组装/集成策略时，将这些类型的MESFET以及基于GaAs线的二极管作为有源组件在塑料基片上构建诸如反相器以及逻辑门之类的各种功能电路元件单元的能力。这些类型的系统在用于可控天线、结构健康监测器以及要求在轻质塑料基片上有高速、高性能柔性设备的其他设备的大面积电子电路中是重要的。

图3A描绘了在塑料上制造GaAs晶体管、二极管以及逻辑门的主要步骤。该基本方法依赖于“自顶向下”制造技术，以从体单晶GaAs晶片产生具有高纯度以及众所周知的掺杂分布的微米/纳米线。在制造线之前形成于晶片上的欧姆触头由在150nm n-GaAs外延层上沉积和退火(在具有N₂流的石英管中，在450℃、下退火1分钟)的120nmAuGe/20nm Ni/120nm Au组成，该150nm n-GaAs外延层位于(100)半绝缘的GaAs(SI-GaAs)基片上。接触条沿(011)结晶取向排放，并且具有2微米的宽度。在晶体管的情况下，欧姆条之间的间隙限定了通道长度。光刻和各向异性化学刻蚀产生具有三角形横截面(图3B的小插图)并且宽度为约2微米GaAs线阵列，其末端连接到晶片(图3B)。这些连接发挥维持充分限定线的取向以及空间位置的“锚”作用，如被刻蚀掩模的布局所限定的(即光致抗蚀剂图样)。除去刻蚀掩模以及通过电子束蒸发沉积Ti(2nm)/SiO₂(50nm)双分子层来准备用于转移印刷的线表面。该三角形横截面确保了线表面上的Ti/SiO₂膜不会连接母晶片上的膜，从而有助于转移印刷的产率。将轻微氧化的聚二甲基硅氧烷(PDMS)印模碾压到晶片表面导致PDMS印模的表面和新的SiO₂膜之间通过缩合反应形成化学连接。

可印刷半导体结构以及相关制造和组装方法专利购买费用说明