专利摘要
本发明涉及片上电源电压调整。一种集成电路(100)，其具有功率调整电路(104)，用于主动调整第一电源轨道Vdd及第二电源轨道Vss之间的电压差，该第一电源轨道Vdd及第二电源轨道Vss用于为处理电路(102)提供电功率。一电压调整电容器Ca具有连接到第一电源轨道Vdd的一个端；及选择性地连接到第二电源轨道Vss或第三电源轨道Vdda的第二端。一旦电压感测电路106检测到电压欠冲，则电容器Ca连接到第三电源轨道Vdda，以便转储电容器Ca中的至少一部分电荷CaVdda到第一电源轨道Vdd以抵抗电压下降。在正常操作期间，电荷累积在电容器Ca中。提供一附加负载装置T2以便一旦检测到过冲即降低电压差。
权利要求
1.一种集成电路，包含：
处理电路；
分别耦接到所述处理电路的第一电源轨道及第二电源轨道，电源电压差的电功率通过所述第一电源轨道及所述第二电源轨道被供应到所述处理电路；及
电压调整电路，其被耦接至所述第一电源轨道及所述第二电源轨道，以调整所述电源电压差；其中
所述电压调整电路包括：
具有耦接到所述第一电源轨道的第一端，及第二端的供电调整电容器；
开关电路，耦接到所述第二端、所述第二电源轨道及第三电源轨道，以便选择性将所述第二端耦接到所述第二电源轨道与所述第三电源轨道之一，使得：
(i)当所述第二端耦接到所述第二电源轨道时，电荷会在所述电容器内累积；及
(ii)当所述第二端耦接到所述第三电源轨道时，将累积在所述电容器内的电荷提供到所述第一电源轨道；及
电压差感测电路，其耦接到所述第一电源轨道及所述第二电源轨道以感测所述电源电压差，所述电压差感测电路对下降到低于欠冲阈值电平的电源电压差作出响应，以控制所述开关电路并将所述第二端耦接到所述第三电源轨道，以便针对欠冲调整所述电源电压差。
2.如权利要求1所述的集成电路，其中所述电压调整电路包括将所述第一电源轨道耦接到所述第二电源轨道的附加负载装置，所述电压差感测电路对上升到高于过冲阈值电平的所述电源电压差作出响应，来开关所述附加负载装置，以在所述第一电源轨道及所述第二电源轨道之间提供传导路径，以便针对过冲调整所述电源电压差。
3.如权利要求1所述的集成电路，其中所述开关电路包括将所述第二端耦接到所述第三电源轨道且藉由所述电压差感测电路进行开关的第一晶体管；及将所述第二端耦接到所述第二电源轨道且藉由所述电压差感测电路进行开关的第二晶体管。
4.如权利要求2所述的集成电路，其中所述附加负载装置包括耦接于所述第一电源轨道及所述第二电源轨道之间且藉由所述电压差感测电路进行开关的负载晶体管。
5.如权利要求1所述的集成电路，其中所述电压差感测电路对所述电源电压差周期地取样，并针对每一样本判定所述电源电压差是否低于所述欠冲阈值电平。
6.如权利要求2所述的集成电路，其中所述电压差感测电路对所述电源电压差周期地取样，并针对每一样本判定所述电源电压差是否高于所述过冲阈值电平。
7.如权利要求1所述的集成电路，其中所述电压调整电路包括多个所述电压调整电容器，其中每个电容器具有相应的开关电路且分布于所述集成电路内。
8.一种集成电路，包含：
处理装置；
第一电源装置及第二电源装置，其分别耦接到所述处理电路以便提供电源电压差的电功率到所述处理装置；及
电压调整装置，其耦接到所述第一电源装置及所述第二电源装置以调整所述电源电压差；其中
所述电压调整装置包括：
供电调整电容器装置，其具有耦接到所述第一电源轨道的第一端，及第二端；
开关装置，其耦接到所述第二端、所述第二电源装置及第三电源装置，以便选择性地将所述第二端耦接到所述第二电源装置及所述第三电源装置之一，使得：
(i)当所述第二端耦接到所述第二电源装置时，电荷在所述电容器装置内累积；及
(ii)当所述第二端耦接到所述第一电源装置时，将累积在所述电容器装置内的电荷提供到所述第三电源装置；及
电压差感测装置，其耦接到所述第一电源装置及所述第二电源装置以感测所述电源电压差，所述电压差感测装置对下降到低于欠冲阈值电平的电源电压差作出响应，以控制所述开关装置将所述第二端耦接到所述第三电源装置，以便针对欠冲调整所述电源电压差。
9.一种调整电源电压差的方法，该电源电压差经由在集成电路内的第一电源轨道及第二电源轨道被提供到处理电路，所述方法包括如下步骤：
提供供电调整电容器，其具有耦接到所述第一电源轨道的第一端，及第二端；
选择性地将所述第二端耦接到所述第二电源轨道及第三电源轨道之一，以使：
(i)当所述第二端耦接到所述第二电源轨道时，电荷在所述电容器内累积；及
(ii)当所述第二端耦接到所述第三电源轨道时，将累积在所述电容器内的所述电荷提供到所述第一电源轨道；
感测所述电源电压差；及
对下降到低于欠冲阈值电平下的所述电源电压差作出响应，将所述第二端耦接到所述第三电源轨道，以便针对欠冲调整所述电源电压差。
10.如权利要求9所述的方法，包含：
提供将所述第一电源轨道耦接到所述第二电源轨道的附加负载装置；及
对上升到高于过冲阈值电平的所述电源电压差作出响应，开关所述附加负载装置以在所述第一电源轨道及所述第二电源轨道间提供一传导路径，以便针对过冲调整所述电源电压差。
11.如权利要求9所述的方法，包含提供：将所述第二端耦接到所述第三电源轨道且藉由所述电压差感测电路进行开关的第一晶体管；及以将所述第二端耦接到所述第二电源轨道且藉由所述电压差感测电路进行开关的第二晶体管。
12.如权利要求10所述的方法，包含提供所述附加负载装置作为耦接于所述第一电源轨道及所述第二电源轨道之间且藉由所述电压差感测电路进行开关的负载晶体管。
13.如权利要求9所述的方法，包含对所述电源电压差周期地取样，并针对每一样本判定所述电源电压差是否低于所述欠冲阈值电平。
14.如权利要求10所述的方法，包含对所述电源电压差周期地取样，并针对每一样本判定所述电源电压差是否高于所述过冲阈值电平。
15.如权利要求9项所述的方法，包含使用多个所述电压调整电容器调整所述电源电压差，其中每个电压调整电容器具有各自的开关电路且分布于所述集成电路内。
说明书
技术领域技术领域
本发明涉及集成电路领域。尤其是，本发明涉及用于调整集成电路的电源电压的片上机制。
技术背景背景技术
越来越较的工艺几何结构及越来越快速的时钟频率的使用，加剧了集成电路内电感性(Ldi/dt)电源噪声，这影响了电源输送网络的稳健性。电感性电源噪声还被不尽理想的功率减小技术，如动态电压缩放系统中的功率/时钟门控及频率步进进一步恶化。传统上用于抑制电感性电源噪声的片上被动退耦电容，由于其面积及泄漏功率额外负担，已变得越来越不足。因此，已提出若干电路技术，以针对负载/电流中的突发浪涌主动调整电源。此已提出的技术遭遇各种不足，诸如分配有限电荷、仅适合于谐振抑制，或需要额外的高电压源。这些技术的实例可在如下文献中找到：Ang等人的“使用开关退耦电容器的片上电压调节器(An on-chipvoltage regulator using switched decoupling capacitors)”，发表于ISSCC文摘技术白皮书(ISSCC Dig Tech.Pagers)2000年第438-439页；Xu等人的“使用带限主动阻尼的片内电源谐振抑制(On-die supply-resonancesuppression using band-limited active damping)”，发表于ISCC文摘技术白皮书2007年第268-269页；及Nakamura等人的“一种用于消除纳秒级电源噪声的使用高电压源线的管芯上噪声消除器(An on-chip noisecanceller with high voltage supply lines for nanosecond-range power supplynoise)”，发表于超大规模集成电路电路论文集(Symp.VLSI Circuits)2007年第124-125页。
发明内容发明内容
从本发明一个方面来看，提供一集成电路，包括：
处理电路；
分别耦接到所述处理电路的第一电源轨道及第二电源轨道，电源电压差的电源通过所述第一电源轨道及所述第二电源轨道被供应到所述处理电路的；及
电压调整电路，其被耦接至该第一电源轨道及该第二电源轨道，以调整所述电源电压差；其中
所述电压调整电路包括：
具有耦接到所述第一电源轨道的第一端，及第二端的供电调整电容器；
开关电路，耦接到所述第二端、所述第二电源轨道及第三电源轨道，以便选择性将所述第二端耦接到所述第二电源轨道与所述第三电源轨道之一，使得：
(i)当所述第二端耦接到所述第二电源轨道时，电荷在所述电容器内累积；及
(ii)当所述第二端耦接到所述第三电源轨道时，将累积在所述电容器内的所述电荷提供到所述第一电源轨道；及
电压差感测电路，其耦接到所述第一电源轨道及所述第二电源轨道以感测所述电源电压差，所述电压差感测电路对下降到低于欠冲阈值电平(undershoot threshold level)的所述电源电压差作出响应，以控制所述开关电路将所述第二端耦接到所述第三电源轨道，以便针对欠冲调整所述电源电压差。
本技术提供一种主动电路，用于检测及抑制由于大瞬时电流(largecurrent transients)，以及由于处于谐振频率的电流激发所造成的超过阈值的电源电压欠冲和过冲。欠冲时，在所述供电调整电容器内累积的电荷被至少部分地泵入该电网中。此电容器可于所述电路的标称电压(nominal voltage)下充电，藉此避免对任何高压供电的需要，并使得具有集成电路的标称氧化物厚度的退耦电容及开关晶体管的使用更容易。当所述退耦电容未主动将电荷泵送入电网中时，其充当一提供一定程度电源电压平滑功能的被动退耦电容器。
为了解决电压过冲，该电压调整电路可具有一附加负载装置，其可被开关，以便当感测到电压过冲事件时连接第一电源轨道及第二电源轨道。
尽管与该电容器关联使用的开关电路可采用各种不同形式，但可方便地以如下形式提供：第一晶体管将第二端耦接到第三电源轨道且藉由电压差感测电路开关，其中第二晶体管将第二端耦接到第二电源轨道且藉由电压差感测电路进行开关。
以一类似方式，附加负载装置可采取如下形式：一负载晶体管耦接在第一电源轨道与第二电源轨道之间，且当检测到过冲事件时藉由电压差感测电路进行开关。
电压差感测电路可采用各种各样范围广泛的不同形式，如一模拟电路。然而，某些具体实施例具有功率消耗及面积(area)方面的优点，其中电压差感测电路周期地对电源电压差取样，并针对每一样本判定电源电压差是否低于欠冲阈值电平或高于过冲阈值电平。
该集成电路可具有电压调整电路，包括多个所述供电调整电容器，其中每一者带有各自的开关电路且跨越该集成电路分布。以在集成电路中分布式的方式提供电容器及开关电路，提高了其响应速度和应对局部电压扰动的能力。
从本发明的另一方面来看，提供一种集成电路，包含：
处理装置；
第一电源装置及第二电源装置，其分别耦接到所述处理电路以提供电源电压差的电功率到所述处理装置；及
电压调整装置，其耦接到所述第一电源装置及所述第二电源装置以调整所述电源电压差；其中
所述电压调整装置包括：
供电调整电容器装置，其具有耦接到所述第一电源轨道的第一端，及第二端；
开关装置，其耦接到所述第二端、所述第二电源装置及第三电源装置，以便选择性地将所述第二端耦接到所述第二电源装置及所述第三电源装置之一，使得：
(i)当所述第二端耦接到所述第二电源装置时，电荷会在所述电容器装置内累积；及
(ii)当所述第二端耦接到所述第一电源装置时，将累积在所述电容器装置内的电荷提供到所述第三电源装置；及
电压差感测装置，其耦接到所述第一电源装置及所述第二电源装置以感测所述电源电压差，所述电压差感测装置对下降到低于欠冲阈值电平(undershoot threshold level)的电源电压差作出响应，以控制所述开关装置将所述第二端耦接到所述第三电源装置，以便针对欠冲调整所述电源电压差。
从本发明的又一方面来看，提供一种调整电源电压差的方法，该电源电压差经由在集成电路内的第一电源轨道及第二电源轨道被提供到处理电路，所述方法包括如下步骤：
提供供电调整电容器，其具有耦接到所述第一电源轨道的第一端，及第二端；
选择性地将所述第二端耦接到所述第二电源轨道及一第三电源轨道之一，以使：
(i)当所述第二端耦接到所述第二电源轨道时，电荷会在所述电容器内累积；及
(ii)当所述第二端耦接到所述第三电源轨道时，将累积在所述电容器内的所述电荷提供到所述第一电源轨道；
感测所述电源电压差；及
对下降到低于欠冲阈值电平的电源电压差作出响应，将所述第二端耦接到所述第三电源轨道，以便针对欠冲调整所述电源电压差。
从以下对示例性具体实施例的详细说明结合相应附图，本发明的以上及其它目标、特征及优点将显而易见。
附图说明附图说明
第1图示意性图解说明一简化功率分布模型，以便了解集成电路内电感性电源噪声的影响；
第2图图解说明未调整及已调整电源电压差波形以及关联过冲及欠冲阈值电平之间的比较；
第3图示意性图解说明根据本技术的具体实施例的电压调整电路；
第4图图解说明标称操作；
第5图图解说明欠冲操作；
第6图图解说明过冲操作；
第7图图解说明电平移动器；
第8图图解说明比较器及其符号表示；
第9图图解说明用于取样时钟产生的电路；
第10图图解说明在所述电压差感测电路内的欠冲检测器；
第11图图解说明在所述电压差感测电路内的过冲检测器；
第12图图解说明用于测试本技术的有效性的合成负载电流产生器；
第13图图解说明用于控制第12图的合成负载电流产生器的控制信号；
第14图图解说明用于监视电感性电源噪声以测试本技术实效性的电路；
第15图图解说明当负载电流从低到高及从高到低斜坡调整时(以及在谐振期间)，所测量已调整及未调整波形的比较；
第16图图解说明所测量已调整及未调整电感性电源噪声；
第17图图解说明随峰值负载电流未调整及已调整供应电压差下降的测量变化，以及其中的百分比变化；
第18图图解说明随主动调整电路使用的电源电压，情况最糟糕的已调整电源下降的测量变化；
第19图图解说明在欠冲及过冲校准电压中的变化谐振期间，情况最糟糕的峰峰值调整供电电压下降的测量变化，以及一直方图，显示对于一带有全局校准电压和带有针对个别芯片调谐的局部校准的脉冲电流负载，在情况最糟糕下的供电电压差下降中的百分比改良；
第20图是用于产生上述实例结果的测试芯片的芯片微图形；
第21图示意性图解说明利用处理电路的集成电路，该处理电路具有使用本发明的的各自局部电压调整电路；及
第22图系示意性图解说明本技术的电压调整电路的操作。
具体实施方式具体实施方式
图1示出功率输送网络的简化模型，以图解说明本发明的技术。图2示出当负载(处理电路)接通和关闭时的一典型供电波形。图形中阴影区域指示电源电压处于预定边际VH及VL之外的区域。图3示意性图解说明所提议的主动退耦电路。在集成电路内可用于正常供应的总垫(total pads)的一部分，被分配给Vdda。被动退耦电容(decoupling capacitor)的总面积，Cp被减小以结合Ca(供电调整电容器)和主动电压调整控制电路的面积的额外负担。当供电电压在安全(标称)界限内时，Ca连接于Vdd(第一电源轨道(powerrail))及Vss(第二电源轨道)之间。当供电下降到低于欠冲阈值VL时，晶体管T1将Ca的负端耦接到Vdda电源轨道，并将其电势自0增加到Vdda，藉此将电荷CaVdda注入电网。接通一仿真负载晶体管(附加负载装置)T2以防止过分过冲。
第4图解说明标称操作(nominal operation)。在标称状态下，以晶体管T0及T1的形式存在的开关电路，用于将供电调整电容器Ca的负端连接到负电源轨道Vss。关闭晶体管T1，相应地电容器Ca的负端将不与主动电源轨道Vdds(第三电源轨道)连接。在此标称模式中，电容器Ca的作用是被动地使电源轨道Vdd上的电感性电源供应噪声趋于平滑。
第5图示意性图解说明电压欠冲期间的操作。已发现供电轨道Vdd及Vss之间的电压差小于阈值电压电平VL，相应地晶体管T1可藉由来自电压感测电路(以后图解说明)的感测的欠冲信号Sun加以开启。这用于升高在电容器Ca负端处的电势，且相应地将储存于此电容器Ca内的电荷推上电源轨道Vdd。在此操作期间，感测的标称Snormal及感测的过冲Sov信号分别用来保持晶体管T0及T2关闭。
第6图图解说明在电源轨道Vdd上的电压在过冲期间的操作。以此操作形式，晶体管T1被关断且晶体管T0被接通。T2藉由信号Sov接通，以便充当附加负载装置。附加负载装置T2用于降低在电源轨道Vdd上的电势。由上述可见，所述晶体管T0及T1提供开关电路选择性地将电容器Ca的负端耦接到第三电源轨道Vdda或第二电源轨道Vss。应了解，第三电源轨道Vdda可采取第一电源轨道Vdd的一可隔离部分，或一带有自已电源的单独电源轨道的形式。图解说明的电路具有一带有相同电压差的单独电源，用于将第三电源轨道提供到Vdda，但这可为提供给第一轨道Vdd的相同电源。
在过冲/欠冲检测中重要问题之一就是速度。模拟检测技术相对较慢或消耗大量静态电流。具有两组时控比较器库(欠冲及过冲检测各一组)的数字解决方案可用于在高频下取样供电波形(参见图7到图11)，其中。一电平移动器(a level-shifter)(图7)首先将Vdd及Vss波形转换为一共模参考(a common mode reference)，Vref为600mV。Vref可在片产生，且任何在Vref中的噪声仅影响共模电压，这使得差分感测基本上不受噪声影响。经转换波形V+及V-以差分方式藉由两个比较器库(comparator banks)(参见图10和图11)感测，其中每一比较器库包括6个强ARM比较器。在每一比较器中晶体管M1及M(参见图8)被偏置(skewed)，以产生在V+与V-之间的开关阈值。视需要，校准电压Cl，un，Cr，un(Cl，ov，Cr，ov)可为欠冲(过冲)阈值提供更进一步的后硅调谐(post-silicon tuning)。基于可调环振荡器的时钟产生器(参见图9)用于产生六个相位 的高频(1GHz-3.33GHz)取样时钟。在欠冲及过冲检测器中的六个比较器分别使用时钟 对V+及V-取样，结果产生一多达20G样本/秒的有效取样速率。比较器的输出被传递通过一或门及一系列缓冲区，以产生控制信号Snormal、Sov及Sun用于控制图3的电路。
使用连接于Vdd及Vss间的可变宽度晶体管阵列可提供一带有可调工作周期、频率及峰值幅度的可配置负载电流产生器(参见图12和图13)，用于模拟处理电路的动作及测试本发明的技术的调整有效性。峰值幅度在自10mA到120mA间可变。周期负载电流的低周期及高周期在自500ps到2μs间独立可调。实施一基于V-I转换器的下降检测器电路[Nagata等人的“用于探测大规模数字集成电路中电源及接地噪声分布的内建技术(A built-in technique for probing power supply and groundnoise distribution within large-scale digital integrated circuits)”，发表于IEEE J.Solid-State Circuit，2005年4月第40卷第4期，第813-819页]，以测量高频电源噪声(参见图14)。图20的测试芯片具有探针垫以测量电源噪声。
该测试芯片(参见图20)是在0.13μm、8金属、1.2V三重阱工艺中制造的。该未调整及已调整测试案例是为了隔离区(iso-area)、隔离垫(iso-pad)比较而实施。该未调整案例利用三个Vdd垫、三个Vss垫及760pf的被动退耦电容。对于调整案例，为Vdda分配一个垫，结果产生两个Vdd及三个Vss垫。尽管正常供电与在正常条件中的主动供应相隔离，但是为Vdda分配少量退耦电容以防止过分减幅振荡(ringing)。对于已调整案例，主动供应器的Cp、Ca及退耦电容分别为430pF、220pF及90pF。包含所述采样时钟产生器、欠冲/过冲侦测器及开关T0、T1及T2的主动电路的面积额外负担等价于10pF退耦电容的面积或约所述总退耦电容面积的1.54％。主动电路的功率额外负担经测量小于峰值功率消耗48mW的1％。图11显示所述原型的量测设定。
图15示出对于一个管芯带有及不带有主动供应器调整的被测管芯上电源波形的比较。在第15图(左)中，激发负载电流自0爬升到40mA并返回。这代表电源门控或时钟门控模块的唤醒及关断。主动调整将峰峰供电下降自298mV减少到126mV，改良57％。在已调整及未调整案例中，稳态IR压降保持相同。在谐振期间(图15(右))，峰峰供电波动自549mV减少到133mV，改良75％。图16显示在此两种情况下一缩小版本的电源噪声波形。
第17图绘制所量测最坏下降及改良作为一个管芯的峰值负载电流的函数。在高负载处，经由主动退耦电容注入的电荷受到Ca及T1的大小的限制。对于40mA的峰值电流，测量到最大改良为57.7％。图18显示函数作为Vdda的测量最坏调整下降。调整的供电紧接着情况B(Vdda＝0.5V)及C(Vdda＝1.2V)的第一个下沉(dip)展示了第二下沉，这是由于一旦Vdd高于VL，Ca重新充电到T0接通。注入电荷随Vdda增加，导致第一下沉减小。当Vdda增加到1.2V以上时，第二下沉变得更显著，因此使得情况最糟糕的下降进一步恶化。
图19(左)示出在谐振期间当Cr，un＝Cr，ov＝Cr从0变化到1.2V且Cl，un＝Cl，ov＝)时的峰峰电源噪声。增加Cr将增加VH及VL，从而使经调整的下降也增加。在用于步进电流负载的第三个八芯片上执行一统计分析(图19)，以评估对所有芯片的简化全局校准的效果，这是相对于对每一管芯所进行的调而言。全局校准最小、最大及平均改良分别为47.1％、59.6％及55.9％。当每一管芯针对其最佳校准进行调谐时，最小、最大及平均改良分别为51％、59.7％及57.6％，这表明与全局校准相比仅有少量的改良。
第21图示意性图解说明集成电路100包含使用第一电源轨道Vdd及第二电源轨道Vss提供有电压差的电压差的处理电路102的多个块。也提供多个电压调整电路块104，与处理电路102的每一块相关联，或至少是以分布通过集成电路100的方式相关联。经由第二电源轨道Vss及第三电源轨道Vdds，电压调整电路块104提供主动电源。该电压调整块104包含在正常操作期间累积电荷的电压调整电容器且用于一旦发生电压欠冲，就将电荷转储(dump)到第一电源轨道Vdd上。电压调整块104还包含主动附加负载元件/装置，一旦出现电压过冲，附加负载元件/装置就连接于第一电源轨道Vdd与第二电源轨道VssVss之间。电压感测电路106耦接在第一电源轨道Vdd与所述第二电源轨道VssVss之间，以便感测电压欠冲及过冲。电压感测电路106提供提供到各自电压调整块104上的控制信号S，以在欠冲、过冲及标称操作模式之间切换它们。
图22是示意性图解说明目前技术操作的流程图。在步骤108处，对在第一电源轨道Vdd与第二电源轨道Vss之间的电压差取样。如果此电压差小于欠冲阈值电平，则这将在位准110处被检测到，且步骤112用于将额外电荷自电压调整电容器Ca提供到第一电源轨道Vdd。如果不存在电压欠冲，则处理继续到步骤114，在此判定是否存在电压过冲。如果存在电压过冲，则步骤116用于连接以晶体管T2形式存在的附加负载于第一电源轨道Vdd及Vss之间，以便降低电源的电势差。
尽管本发明的示意性具体实施例参照附图在此处已经详细说明，但应了解，本发明并不限于这些精确具体实施例，且在不偏离由随附权利要求所定义的本发明的范围及精神下，本领域技术人员可进行各种变更及修改。
片上电源电压调整专利购买费用说明
Q：办理专利转让的流程及所需资料
A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。
1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。
2：按规定缴纳著录项目变更手续费。
3：同时提交相关证明文件原件。
4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。
Q:专利著录项目变更费用如何缴交
A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式
Q：专利转让变更，多久能出结果
A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。
动态评分
0.0