一种面向APD探测器阵列的非均匀性校正电路

IPC分类号 : G01J11/00,H01L31/02

申请号

CN201911121044.9

可选规格: 数量

库存1件

确认取消

￥30000; 库存1件

首页

立即咨询

看了又看

专利摘要

本发明公开了一种面向APD探测器阵列的非均匀性校正电路，包括：APD阵列模块，用于根据第一输入信号进行复位后，对第二输入信号进行电流感应、整形处理得到第一数字信号；参考模块，用于根据第三输入信号进行复位后，对第四输入信号进行电流感应、整形处理得到第二数字信号；鉴相器，连接APD阵列模块、参考模块，用于比较第一、第二数字信号的相位差得到第一相位差信号、第二相位差信号；电荷泵，连接鉴相器，用于根据第一、第二相位差信号对电荷泵进行充放电得到第一处理信号。本发明将参考模块作为APD阵列模块中单光子响应速度对应的标准响应速度，使APD阵列模块的响应速度与参考模块响应速度一致，解决了传统APD探测器中APD阵列的非均匀性问题。

权利要求

1.一种面向APD探测器阵列的非均匀性校正电路，其特征在于，包括APD阵列模块、参考模块、鉴相器、电荷泵，其中，

所述APD阵列模块，用于根据第一输入信号进行复位处理后，对第二输入信号进行电流感应、整形处理得到第一数字信号；

所述参考模块，用于根据第三输入信号进行复位处理后，对第四输入信号进行电流感应、整形处理得到第二数字信号；

所述鉴相器，连接所述APD阵列模块、所述参考模块，用于比较所述第一数字信号、所述第二数字信号之间的相位差得到第一相位差信号、第二相位差信号；

所述电荷泵，连接所述鉴相器，用于根据所述第一相位差信号、所述第二相位差信号对所述电荷泵进行充放电处理得到第一处理信号；

所述电荷泵，还连接所述APD阵列模块，用于将所述第一处理信号输入至所述APD阵列模块。

2.根据权利要求1所述的面向APD探测器阵列的非均匀性校正电路，其特征在于，还包括反相偏压调节模块，其中，

所述反相偏压调节模块，连接所述电荷泵、所述APD阵列模块，用于对所述第一处理信号进行缓冲处理得到第二处理信号，并将所述第二处理信号输入至所述APD阵列模块。

3.根据权利要求1或2所述的面向APD探测器阵列的非均匀性校正电路，其特征在于，所述APD阵列模块包括若干APD阵列单元，每一所述APD阵列单元包括第一电流感应模块、第一脉冲整形模块，其中，

所述第一电流感应模块，用于根据所述第一输入信号进行复位处理后，对所述第二输入信号进行电流感应处理得到第一感应电流信号；

所述第一脉冲整形模块，连接所述第一电流感应模块、所述鉴相器，用于对所述第一感应电流信号进行整流处理得到所述第一数字信号，并将所述第一数字信号输入至所述鉴相器。

4.根据权利要求1或2所述的面向APD探测器阵列的非均匀性校正电路，其特征在于，所述参考模块包括第二电流感应模块、第二脉冲整形模块，其中，

所述第二电流感应模块，用于根据所述第三输入信号进行复位处理后，对所述第四输入信号进行电流感应处理得到第二感应电流信号；

所述第二脉冲整形模块，连接所述第二电流感应模块、所述鉴相器，用于对所述第二感应电流信号进行整流处理得到所述第二数字信号，并将所述第二数字信号输入至所述鉴相器。

5.根据权利要求1或2所述的面向APD探测器阵列的非均匀性校正电路，其特征在于，所述鉴相器为一动态鉴相器。

6.根据权利要求2所述的面向APD探测器阵列的非均匀性校正电路，其特征在于，所述反相偏压调节模块包括启动电路、偏置电路和缓冲电路，其中，

所述启动电路，用于自启动产生自启动信号；

所述偏置电路，连接所述启动电路，用于根据所述自启动信号生成偏置电压信号；

所述缓冲电路，连接所述偏置电路、所述电荷泵、所述APD阵列模块，用于根据所述偏置电压信号对所述第一处理信号进行缓冲处理得到所述第二处理信号，并将所述第二处理信号输入至所述APD阵列模块。

说明书

技术领域

本发明属于APD探测器技术领域，具体涉及一种面向APD探测器阵列的非均匀性校正电路。

背景技术

工作在盖革模式的雪崩光电二极管(Avalanche Photodiode，简称APD)可快速探测并响应单光子信号，具有体积小、增益高、灵敏度高等特点，广泛应用于光通信、医疗检测、军事勘察、汽车雷达等领域。

近年来，基于APD阵列的单光子探测技术取得了极大的研究进展，然而，受限于制备工艺及应用环境，面阵中的APD像元的均匀性很难保持一致，即使每个APD像元有相同的外接偏压和同一光照，单光子响应产生雪崩的光电流大小也不同，从而APD接口电路的响应速度不一致，输出的数字脉冲产生相应的相位差，这种APD阵列的非均匀性对探测精度造成了严重影响。因此，阵列均匀性问题成为APD探测器重要的研究方向之一，在实际应用中应尽可能保证APD阵列中的每个APD像元具有一致的输入、输出特性。为了解决APD阵列的非均匀性问题，常规的方法有两种：第一种是从APD器件设计和工艺制造角度出发，第二种是外接DSP/FPGA采用算法调节。

但是，第一种方法不能完全避免非均匀的产生，第二种方法虽然可以解决APD阵列的非均匀性问题，但由于增加DSP/FPGA使得系统体积大、功耗高，不易集成。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种面向APD探测器阵列的非均匀性校正电路。

本发明实施例提供了一种面向APD探测器阵列的非均匀性校正电路，该面向APD探测器阵列的非均匀性校正电路包括：

APD阵列模块、参考模块、鉴相器、电荷泵，其中，

所述APD阵列模块，用于根据第一输入信号进行复位处理后，对第二输入信号进行电流感应、整形处理得到第一数字信号；

所述参考模块，用于根据第三输入信号进行复位处理后，对第四输入信号进行电流感应、整形处理得到第二数字信号；

所述电荷泵，连接所述鉴相器，用于根据所述第一相位差信号、所述第二相位差信号对所述电荷泵进行充放电处理得到第一处理信号。

在本发明的一个实施例中，所述电荷泵，还连接所述APD阵列模块，用于将所述第一处理信号输入至所述APD阵列模块。

在本发明的一个实施例中，还包括反相偏压调节模块，其中，

在本发明的一个实施例中，所述APD阵列模块包括若干APD阵列单元，每一所述APD阵列单元包括第一电流感应模块、第一脉冲整形模块，其中，

所述第一电流感应模块，用于根据所述第一输入信号进行复位处理后，对所述第二输入信号进行电流感应处理得到第一感应电流信号；

在本发明的一个实施例中，所述参考模块包括第二电流感应模块、第二脉冲整形模块，其中，

所述第二电流感应模块，用于根据所述第三输入信号进行复位处理后，对所述第四输入信号进行电流感应处理得到第二感应电流信号；

在本发明的一个实施例中，所述鉴相器为一动态鉴相器。

在本发明的一个实施例中，所述反相偏压调节模块包括启动电路、偏置电路和缓冲电路，其中，

所述启动电路，用于自启动产生自启动信号；

所述偏置电路，连接所述启动电路，用于根据所述自启动信号生成偏置电压信号；

与现有技术相比，本发明的有益效果：

本发明将参考模块作为APD阵列模块中单光子响应速度对应的标准响应速度，从而使得APD阵列模块中每一APD阵列单元的响应速度与参考模块响应速度一致，从而解决传统APD探测器中APD阵列的非均匀性问题；本发明校正电路由鉴相器、电荷泵等模块构成，系统规模小、功耗低，可实现与大阵列APD的单片集成，为单光子探测提供了有效的技术途径。

以下将结合附图及实施例对本发明做进一步详细说明。

附图说明

图1为本发明实施例提供的一种面向APD探测器阵列的非均匀性校正电路的结构示意图；

图2为本发明实施例提供的另一种面向APD探测器阵列的非均匀性校正电路的结构示意图；

图3为本发明实施例提供的再一种面向APD探测器阵列的非均匀性校正电路的结构示意图；

图4为本发明实施例提供的再一种面向APD探测器阵列的非均匀性校正电路的结构示意图；

图5为本发明实施例提供的一种面向APD探测器阵列的非均匀性校正电路中APD阵列单元的电路示意图；

图6为本发明实施例提供的一种面向APD探测器阵列的非均匀性校正电路中参考模块的电路示意图；

图7为本发明实施例提供的一种面向APD探测器阵列的非均匀性校正电路中鉴相器的电路示意图；

图8为本发明实施例提供的一种面向APD探测器阵列的非均匀性校正电路中电荷泵的电路示意图；

图9为本发明实施例提供的一种面向APD探测器阵列的非均匀性校正电路中反相偏压调节模块的电路示意图；

图10为本发明实施例提供的一种面向APD探测器阵列的非均匀性校正电路中APD阵列单元输出的仿真结果示意图；

图11为本发明实施例提供的面向APD探测器阵列的非均匀性校正电路中APD阵列单元、参考模块输出的仿真结果对比示意图；

图12为本发明实施例提供的一种面向APD探测器阵列的非均匀性校正电路中电荷泵输出的仿真结果示意图；

图13为本发明实施例提供的一种面向APD探测器阵列的非均匀性校正电路中经过反相偏压调节模块后APD阵列单元、参考模块又输出的仿真结果示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图1，图1为本发明实施例提供的一种面向APD探测器阵列的非均匀性校正电路的结构示意图。本实施例提供了一种面向APD探测器阵列的非均匀性校正电路，该校正电路包括APD阵列模块、参考模块、鉴相器、电荷泵，其中，

APD阵列模块，用于根据第一输入信号进行复位处理后，对第二输入信号进行电流感应、整形处理得到第一数字信号；

参考模块，用于根据第三输入信号进行复位处理后，对第四输入信号进行电流感应、整形处理得到第二数字信号；

鉴相器，连接APD阵列模块、参考模块，用于比较第一数字信号、第二数字信号之间的相位差，得到第一相位差信号、第二相位差信号；

电荷泵，连接鉴相器，用于根据第一相位差信号、第二相位差信号对电荷泵进行充放电处理，得到第一处理信号。

进一步地，本实施例电荷泵，还连接APD阵列模块，用于将第一处理信号输入至APD阵列模块。

具体而言，目前，面阵中的APD像元的均匀性很难保持一致，为了解决APD阵列的非均匀性问题，常规的方法有两种：第一种是从APD器件设计和工艺制造角度出发，第二种是外接DSP/FPGA采用算法调节。但是，第一种方法不能完全避免非均匀的产生，第二种方法虽然可以解决APD阵列的非均匀性问题，但由于增加DSP/FPGA使得系统体积大、功耗高，不易集成。

基于上述存在的问题，本实施例提供了一种面向APD探测器阵列的非均匀性校正电路，其中，本实施例APD阵列模块中包括若干APD阵列单元，从其中选择一个APD阵列单元作为参考模块，将此参考模块中的单光子响应速度作为标准响应速度，只要将APD阵列模块中的其它APD阵列单元的响应速度调节到与参考模块响应速度一致，则传统APD阵列的非均匀性问题就可以得以解决。具体地，本实施例每个APD阵列单元根据第一输入信号Vreset先进行复位处理，然后对第二输入信号Vphoton进行电流感应、整形处理输出第一数字信号V1，参考模块根据第三输入信号Vreset1先进行复位处理，然后对第四输入信号Vphoton1进行电流感应、整形处理处理输出第二数字信号V2，并将第一数字信号V1、第二数字信号V2输入至鉴相器，通过鉴相器得到第一数字信号V1与第二数字信号V2之间的数字脉冲相位差，数字脉冲相位差包括第一相位差信号VUP、第二相位差信号VDN，然后鉴相器将第一相位差信号VUP、第二相位差信号VDN传输至电荷泵，控制电荷泵的输出电容的充电与放电，并输出第一处理信号Vout，再将该第一处理信号Vout反馈到APD阵列模块。其中，本实施例第一输入信号Vreset、第三输入信号Vreset1均为一复位信号，优选第一输入信号Vreset、第三输入信号Vreset1为同步产生的复位信号，第二输入信号Vphoton、第四输入信号Vphoton1均为一单光子信号。本实施例将参考模块作为APD阵列模块中单光子响应速度对应的标准响应速度，从而使得APD阵列模块中每一APD阵列单元的响应速度与参考模块响应速度一致，从而解决传统APD探测器中APD阵列的非均匀性问题。

其中，本实施例每一APD阵列单元输出的第一数字信号V1与参考模块输出的第二数字信号V2同时输入到鉴相器中进行相位比较，经过比较其相位，输出对应的第一相位差信号VUP、第二相位差信号VDN。比如，鉴相器输入第一数字信号V1比第二数字信号V2超前0.1个周期，鉴相器输出的第一相位差信号VUP在对应的0.1个周期内输出高电平，鉴相器输出的第二数字信号V2保持低电平不变；同理，如果鉴相器输入第二数字信号信号V2比第一数字信号V1超前0.1个周期，鉴相器输出的第二数字信号V2在对应的0.1个周期内输出高电平，鉴相器输出的第一相位差信号VUP保持低电平不变。

优选地，鉴相器采用的是一动态鉴相器。

其中，电荷泵的输入信号控制电荷泵的负载电容的充放电，具体地，第一相位差信号VUP、第二相位差信号VDN控制着电荷泵负载电容的充电和放电，当第一相位差信号VUP为高电平时，负载电容进行充电，输出第一处理信号Vout，当第二相位差信号VDN为高电平时，负载电容进行放电，输出第一处理信号Vout，当第一相位差信号VUP、第二相位差信号VDN同为高电平或是同为低电平时，负载电容既不充电也不放电，输出电压保持上一次第一处理信号Vout不变。本实施例电荷泵能够有效的克服了电荷分享以及沟道调制带来的电流源、电流漏之间的不匹配问题。

本实施例的校正电路由鉴相器、电荷泵等模块构成，系统规模小、功耗低，可实现与大阵列APD的单片集成，为单光子探测提供了有效的技术途径。

进一步地，请参见图2，图2为本发明实施例提供的另一种面向APD探测器阵列的非均匀性校正电路的结构示意图。本实施例APD阵列模块包括若干APD阵列单元，每一APD阵列单元包括第一电流感应模块、第一脉冲整形模块。

具体而言，本实施例中第一电流感应模块，用于根据第一输入信号Vreset进行复位处理后，对第二输入信号Vphoton进行电流感应处理得到第一感应电流信号。当APD阵列模块内部检测到单光子信号(第二输入信号Vphoton)，会产生雪崩光电流，并输入到第一电流感应模块，第一电流感应模块输出高电平，并反馈回APD阵列模块内部的阳极完成淬灭以及复位。

第一脉冲整形模块，连接第一电流感应模块、鉴相器，用于对第一感应电流信号进行整流处理得到第一数字信号V1，并将第一数字信号V1输入至鉴相器。由于第一电流感应模块输出的并不是标准的数字脉冲，无法满足后续电路对数字信号处理的要求，所以本实施例加入第一脉冲整形模块对第一电流感应模块的输出进行整形，从而实现第一脉冲整形模块输入非标准的数字脉冲，输出标准的数字脉冲，即第一数字信号V1。

进一步地，参考模块包括第二电流感应模块、第二脉冲整形模块。

具体而言，请再参见图2，本实施例中第二电流感应模块用于根据第三输入信号Vreset1进行复位处理后，对第四输入信号Vphoton1进行电流感应处理得到第二感应电流信号。同第一电流感应模块，当APD阵列模块内部检测到单光子信号(第四输入信号Vphoton1)，会产生雪崩光电流，并输入到第二电流感应模块，第二电流感应模块输出高电平，并反馈回参考模块内部的阳极完成淬灭以及复位。优选地，第一电流感应模块与第二电流感应模块电路实现相同。

第二脉冲整形模块，连接第二电流感应模块、鉴相器，用于对第二感应电流信号进行整流处理得到第二数字信号V2，并将第二数字信号V2输入至鉴相器。同第二脉冲整形模块，由于第二电流感应模块输出的并不是标准的数字脉冲，无法满足后续电路对数字信号处理的要求，所以本实施例加入第二脉冲整形模块对第二电流感应模块的输出进行整形，从而实现第二脉冲整形模块输入非标准的数字脉冲，输出标准的数字脉冲，即第二数字信号V2。优选地，第一脉冲整形模块与第二脉冲整形模块电路实现相同。

综上所述，本实施例将参考模块作为APD阵列模块中单光子响应速度对应的标志响应速度，从而使得APD阵列模块中每一APD阵列单元的响应速度与参考模块响应速度一致，从而解决传统APD探测器中APD阵列的非均匀性问题；本实施例校正电路由鉴相器、电荷泵等模块构成，系统规模小、功耗低，可实现与大阵列APD的单片集成，为单光子探测提供了有效的技术途径。

实施例二

在上述实施例一的基础上，请参见图3，图3为本发明实施例提供的再一种面向APD探测器阵列的非均匀性校正电路的结构示意图，可见，本实施例在上述实施例一提供的面向APD探测器阵列的非均匀性校正电路基础上，还包括反相偏压调节模块。

具体而言，本实施例反相偏压调节模块，连接电荷泵、APD阵列模块，用于对第一处理信号进行缓冲处理得到第二处理信号Vo，并将第二处理信号输入至APD阵列模块。由于电荷泵输出的第一处理信号Vout无大电流驱动能力，若直接将电荷泵的输出电压接到APD阵列单元的阳极，电荷泵的输出电压可能将会随着APD阳极电流而变化，不具有稳定性，无法精确调节APD阵列单元的阳极电位，因此，本实施例加入反相偏压调节模块加以以调节。此过程为负反馈机制，直到每个APD阵列单元输出的第一数字信号V1与参考模块输出的第二数字信号V2之间的相位差为零时，反馈系统达到稳定。

进一步地，请参见图4，图4为本发明实施例提供的又一种面向APD探测器阵列的非均匀性校正电路的结构示意图，本实施例反相偏压调节模块启动电路、偏置电路和缓冲电路。

具体而言，本实施例启动电路，用于自启动产生自启动信号。启动电路可以加快后续电路内部上电的过程，使后续电路输出快速达到稳定。

其中，偏置电路，连接启动电路，用于根据自启动信号快速生成偏置电压信号。偏置电路为后续电路提供稳定的偏置电压，保证后续电路具有良好的电源抑制比。

其中，缓冲电路，连接偏置电路、电荷泵、APD阵列模块，用于根据偏置电压信号对第一处理信号Vout进行缓冲处理得到第二处理信号Vo，并将第二处理信号Vo输入至APD阵列模块。具体地，本实施例采用单位增益负反馈的连接形式构成缓冲级，单位增益负反馈的连接中反相端与输出端相连、同相端与电荷泵的输出信号端连接，缓冲电路的输出端接到APD阵列模块中每个APD阵列单元的阳极，缓冲电路具有驱动大电流能力，从而使APD阵列单元的阳极电位得以精确、稳定的调节。

本实施例利用负反馈调节机制，采用参考模块与APD阵列模块中每个APD阵列单元进行匹配的方法，再将电荷泵输出的电容电压经反相偏压调节模块调节后反馈到APD阵列单元的阳极，从而实现自适应调节APD阵列单元的阳极电位，确保了APD阵列单元输出特性的一致性，使得APD阵列单元与参考模块相位差为零，反馈系统达到稳定。

本实施例可以执行上述实施例一中的实施例，其实现原理和技术效果类似，在此不再赘述。

实施例三

在上述实施例二的基础上，本实施例分别对APD阵列模块中每个APD阵列单元、参考模块、鉴相器、电荷泵、反相偏压调节模块的电路进行如下详细设计，但不局限于此设计，进一步说明本实施例提供的面向APD探测器阵列的非均匀性校正电路可以解决传统APD阵列非均匀性的问题，同时本实施例校正电路由鉴相器、电荷泵等模块构成，系统规模小、功耗低，可实现与大阵列APD的单片集成，具体地：

请参见图5，图5为本发明实施例提供的一种面向APD探测器阵列的非均匀性校正电路中APD阵列单元的电路示意图，本实施例中，APD阵列模块中每个APD阵列单元包括APD探测器D1、晶体管Mn1、晶体管Mn2、晶体管Mp1、比较器comp1、反相器INV1、反相器INV2，其中，

APD探测器D1的阴极接Vpower1，APD探测器D1的阳极与晶体管Mn1的漏极、晶体管Mp1的漏极、晶体管Mn2的漏极、比较器comp1的正相输入端连接，晶体管Mn1的栅极与第一输入信号的信号输入端连接，晶体管Mn1的源极、晶体管Mn2的源极、比较器comp1的反相输入端接Vf1，晶体管Mn2的栅极与反相器INV1的输出端连接，晶体管Mp1的源极接Vdd1，晶体管Mp1的栅极与反相器INV1的输出端连接，比较器comp1的输出端与反相器INV1的输入端连接，反相器INV1的输出端还与反相器INV2的输入端连接，反相器INV2的输出端与鉴相器的第一输入端连接。其中，晶体管Mn1、晶体管Mn2分别为复位管和保持管，晶体管Mp1为淬灭管，通过对节点X的寄生电容的充电实现电流感应，比较器comp1可以加快雪崩电流感应速度，最后通过反相器INV1、反相器INV2对第一电流感应模块输出的信号进行整形，输出标准的数字信号，即第一数字信号V1。

优选地，晶体管Mn1、晶体管Mn2为N型MOS管，晶体管Mp1为P型MOS管。

请参见图6，图6为本发明实施例提供的一种面向APD探测器阵列的非均匀性校正电路中参考模块的电路示意图。本实施例中，参考模块包括APD探测器D2、晶体管Mn3、晶体管Mn4、晶体管Mp2、比较器comp2、反相器INV3、反相器INV4，其中，APD探测器D2的阴极接Vpower2，APD探测器D2的阳极与晶体管Mn3的漏极、晶体管Mp2的漏极、晶体管Mn4的漏极、比较器comp2的正相输入端连接，晶体管Mn3的栅极与第一输入信号的信号输入端连接，晶体管Mn3的源极、晶体管Mn4的源极、比较器comp2的反相输入端接Vf2，晶体管Mn4的栅极与反相器INV3的输出端连接，晶体管Mp2的源极接Vdd2，晶体管Mp2的栅极与反相器INV3的输出端连接，比较器comp2的输出端与反相器INV3的输入端连接，反相器INV3的输出端还与反相器INV4的输入端连接，反相器INV4的输出端与鉴相器的第二输入端连接。同APD阵列单元，其中，晶体管Mn3、晶体管Mn4分别为复位管和保持管，晶体管Mp2为淬灭管，通过对节点X1的寄生电容的充电实现电流感应，比较器comp2可以加快雪崩电流感应速度，最后通过反相器INV3、反相器INV4对第二电流感应模块输出的信号进行整形，输出标准的数字信号，即第二数字信号V2。

优选地，晶体管Mn3、晶体管Mn4为N型MOS管，晶体管Mp2为P型MOS管。

请参见图7、图8，图7为本发明实施例提供的一种面向APD探测器阵列的非均匀性校正电路中鉴相器的电路示意图，图8为本发明实施例提供的一种面向APD探测器阵列的非均匀性校正电路中电荷泵的电路示意图，对于鉴相器、电荷泵对应电路的详细连接关系在此不作具体说明，鉴相器、电荷泵连接关系分别见图7、图8。

请参见图9，图9为本发明实施例提供的一种面向APD探测器阵列的非均匀性校正电路中反相偏压调节模块的电路示意图。本实施例反相偏压调节模块包括启动电路、偏置电路、缓冲电路，其中，

启动电路包括晶体管Mp4d、晶体管Mp5d、电容C2，晶体管Mp4d的漏极与晶体管Mp5d的栅极、电容C2的一端连接，晶体管Mp5d的漏极与偏置电路的输入端连接，电容C2的另一端、晶体管Mp4d的栅极接GND，晶体管Mp4d的源极、晶体管Mp5d的源极接VDD。本实施例启动电路根据电源电压VDD产生自启动信号，从而加快后续电路内部上电的过程，使后续电路输出快速达到稳定，避免了电路内部在电源电压上电的过程中由于缓慢充电导致输出不稳定的问题。

优选地，晶体管Mp4d、晶体管Mp5d为P型MOS管。

偏置电路包括晶体管Mp3d、晶体管Mp2d、晶体管Mn3d、晶体管Mn4d、晶体管Mn5d、电阻R1，晶体管Mp3d的漏极与晶体管Mp5d的漏极、电阻R1的一端、晶体管Mn4d的栅极、晶体管Mn5d的栅极连接，晶体管Mp3d的栅极与晶体管Mp2d的栅极、晶体管Mp2d的漏极、晶体管Mn5d的漏极、缓冲电路的偏置输入端连接，晶体管Mn5d的源极与晶体管Mn3d的漏极连接，晶体管Mn3d的栅极与电阻R1的另一端、晶体管Mn4d的漏极连接，晶体管Mp3d的源极、晶体管Mp2d的源极接VDD，晶体管Mn3d的源极、晶体管Mn4d的源极接GND。本实施例根据启动电路生成的自启动信号快速生成偏置电压信号，从而为后续缓冲电路提供稳定的偏置电压，保证后续电路具有良好的电源抑制比。

优选地，晶体管Mp3d、晶体管Mp2d为P型MOS管，晶体管Mn3d、晶体管Mn4d、晶体管Mn5d为N型MOS管。

缓冲电路包括晶体管Mp0d、晶体管Mp1d、晶体管Mn0d、晶体管Mn1d、晶体管Mn2d、晶体管Mp6d、晶体管Mp7d、电容C1，晶体管Mp1d的栅极与晶体管Mp2d的栅极、晶体管Mp2d的漏极、晶体管Mn5d的漏极、晶体管Mp0d的栅极连接，晶体管Mp1d的漏极与晶体管Mp6d的源极、晶体管Mp7d的源极连接，晶体管Mp0d的漏极与晶体管Mp7d的栅极、电容C1的一端、晶体管Mn0d的漏极、APD阵列模块(每个APD阵列单元的阳极)连接，晶体管Mp0d的栅极与电容C1的另一端、晶体管Mn1d的漏极、晶体管Mp6d的漏极连接，晶体管Mp1d的栅极与晶体管Mn2d的栅极、晶体管Mn2d的漏极、晶体管Mp7d的源极连接，晶体管Mp6d的栅极与电荷泵的输出端连接，晶体管Mp0d的源极、晶体管Mp1d的源极接VDD，晶体管Mn0d的源极、晶体管Mn1d的源极、晶体管Mn2d的源极接GND。本实施例由两级放大器接成的单位增益负反馈构成缓冲级，反相端晶体管Mp7d与缓冲电路的输出端连接，同相端晶体管Mp6d与电荷泵的输出端连接，同时缓冲电路的输出端还与APD阵列模块中每个APD阵列单元的阳极连接，缓冲电路具有驱动大电流能力，从而使APD阵列单元的阳极电位得以精确、稳定的调节。其中，晶体管Mp0d的宽长比大于晶体管Mp1d、晶体管Mp6d、晶体管Mp7d的宽长比，晶体管Mn0d宽长比大于晶体管Mn1d、晶体管Mn2d的宽长比，晶体管Mp0d、晶体管Mp0d采用较大的尺寸，从而能够吸收电路内部大的电流，保证缓冲线路的输出电压紧密跟随电荷泵的输入电压。

优选地，晶体管Mp0d、晶体管Mp1d、晶体管Mp6d、晶体管Mp7d为P型MOS管，晶体管Mn0d、晶体管Mn1d、晶体管Mn2d为N型MOS管。

请参见图10，图10为本发明实施例提供的一种面向APD探测器阵列的非均匀性校正电路中APD阵列单元输出的仿真结果示意图。图10中，最下边表示第二输入信号Vphoton的输入情况，中间表示第一输入信号Vreset的输入情况，最上边表示APD阵列单元输出的第一数字信号V1的输出情况，可见，当第一输入信号Vreset到来时，将APD阵列单元输出的第一数字信号V1变为低电平，完成复位，然后当第二输入信号Vphoton到来时，APD阵列单元输出的第一数字信号V1输出变为高电平，完成淬灭。本实施例每一次下一个检测周期之前都会对APD阵列单元完成复位操作，为下一次探测做好准备。

请参见图11，图11为本发明实施例提供的面向APD探测器阵列的非均匀性校正电路中APD阵列单元、参考模块输出的仿真结果对比示意图。图11中，V1为APD阵列单元输出的第一数字信号，V2为参考模块输出的第二数字信号。APD探测器由于工艺偏差和环境偏差会造成雪崩光电流不一致，如图11所示APD阵列单元输出的第一数字信号V1与参考模块输出的第二数字信号V2之间可能存在相位差。

请参见图12，图12为本发明实施例提供的一种面向APD探测器阵列的非均匀性校正电路中电荷泵输出的仿真结果示意图。图12中，最上边表示电荷泵输的第一处理信号Vout，中间表示APD阵列单元输出的第一数字信号V1，最下边表示参考模块输出的第二数字信号V2。通过反相偏压调节模块调节后的信号再次输入至APD阵列单元，由APD阵列单元处理输入至鉴相器，再由鉴相器输入至电荷泵，经电荷泵输出第一处理信号Vout，由图12可见，由于本实施例输出第一处理信号Vout稳定时对应的第一数字信号V1、第二数字信号V2之间相位差为零，从而使得雪崩光电流大小一致。

请参见图13，图13为本发明实施例提供的一种面向APD探测器阵列的非均匀性校正电路中经过反相偏压调节模块后APD阵列单元、参考模块又输出的仿真结果示意图。图13中，V1为APD阵列单元输出的第一数字信号，V2为参考模块输出的第二数字信号。可见，本实施例通过负反馈调节作用下，第一处理信号Vout电压逐渐增大，而APD阵列单元的响应速度逐渐与参考模块响应速度保持一致，第一数字信号V1、第二数字信号V2之间相位差为零，APD阵列单元中的阳极电位保持恒定，从而使得雪崩光电流大小一致。

本实施例可以执行上述实施例一、实施例二中的实施例，其实现原理和技术效果类似，在此不再赘述。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术邻域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

一种面向APD探测器阵列的非均匀性校正电路专利购买费用说明